Đang tải... (xem toàn văn)
Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển máy tính
Thiết kế mạch logic số Phần V: Phụ lục Phụ lục I: Giới thiệu các linh kiện đợc dùng1. Ma trận LED 5x7: Gồm có 35 điốt phát quang ( Light Emit Diode LED ) đợc sắp xếp thành một ma trận 5 cột và 7 hàng. Các LED trên cùng một hàng đợc nối chung anốt, các LED trên cùng một cột đ-ợc nối chung catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệu chọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V ).a. Sơ đồ nguyên lý: b. Đóng vỏ và ký hiệu các chân: Ma trận LED 5x7 đợc đóng vỏ dạng DIP ( Dual In-line Package ) gồm 14 chân. Ký hiệu các chân xem trên hình I.1.2. Chú ý là mỗi tín hiệu V3 và H4 có tới hai đầu ra.54+++++++Hình I.1.1 Sơ đồ nguyên lý ma trận LED 5x7H1H2H3H4H5H6H7- V1 - V2 - V3 - V4 - V5 Thiết kế mạch logic số Phần V: Phụ lục 2. Bộ giải mã/phân kênh 3-8 74138 : Có 16 chân, gồm 3 đầu vào A, B, C; 8 đầu ra Y0 ữ Y7; chân 16 cấp nguồn Vcc = 5V; chân 8 nối đất; 3 đầu vào chọn chip G1, G2A, G2B. Một địa chỉ 3 bit đa vào 3 đầu A, B, C sẽ kích thích làm cho một đầu ra ở mức thấp, tất cả các đầu ra còn lại ở mức cao. Khi 2 chân G2A và G2B ở mức thấp, chân G1 ở mức cao thì IC mới làm việc, ngợc lại, tất cả các đầu ra sẽ ở mức cao.Bảng chân lý của 74138:G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 X X X 1 1 1 1 1 1 1 11 1 1 x x x 1 1 1 1 1 1 1 11 0 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 0 1 1 0 1 1 1 1 1 11 0 0 0 1 0 1 1 0 1 1 1 1 11 0 0 0 1 1 1 1 1 0 1 1 1 11 0 0 1 0 0 1 1 1 1 0 1 1 11 0 0 1 0 1 1 1 1 1 1 0 1 155H1H2 H3H4H5 H6H7V1V2V3 V4V5H4V3Mặt trước Mặt sauHình I.1.2 Vị trí và ký hiệu các chân của ma trận LED 5x7Hình I.2.1 Bộ giải mã/phân kênh 3-8 Thiết kế mạch logic số Phần V: Phụ lục 1 0 0 1 1 0 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 13. Bộ giải mã/phân kênh 4-16 74154: Có 24 chân, gồm 4 đầu vào A, B, C, D; 16 đầu ra 0 ữ 15; đầu cấp nguồn Vcc = +5V (chân 24); chân 12 (GND) nối đất ; hai đầu chọn chíp là G1 và G2.Mỗi địa chỉ 4 bit đầu vào kích thích một đầu ra ở mức thấp, còn tất cả các đầu ra khác ở mức cao. Các đầu vào chọn chip cần phải đặt thấp để vi mạch làm việc. Nếu một hoặc cả hai đầu G1, G2 ở mức cao thì tất cả các đầu ra sẽ ở mức cao.Bảng chân lý của 74154: G1G2D C B A 0 1 2 3 4 5 6 7 8 9 1011121314151 0 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 156Hình I.3.1 Bộ giải mã/phân kênh 4-16 Thiết kế mạch logic số Phần V: Phụ lục 0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 10 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 10 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 10 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 10 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 10 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 10 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 04. Bộ đếm nhị phân 4bit 7493: Có 14 chân , gồm: chân 5 nối với nguồn Vcc = 5V; chân 10 ( GND ) nối đất; 4 đầu ra đếm QA, QB, QC, QD ; 2 đầu vào xung đếm CKA, CKB; 2 đầu vào xoá RO1, R02.Thực hiện đếm khi có sờn âm của xung kích.Bảng chân lý của 7493:R01 R02 QD QC QB QA1 1 0 0 0 00 XX 0Đếm 5. Bộ đếm nhị phân 4bit đôi 7469: Gồm hai bộ đếm nhị phân 4 bit đợc tích hợp trong một IC. Mỗi bộ đếm có 6 chân: 4 đầu ra đếm QA, QB, QC, QD, một đầu vào xung đếm CKA, một đầu vào xoá CLR.57Hình I.4.1 Bộ đếm nhị phân 4 bit7469 Thiết kế mạch logic số Phần V: Phụ lục Bộ đệm tín hiệu có tác dụng khuyếch đại tín hiệu sau một khoảng truyền đã bị suy giảm. Tín hiệu đầu ra có mức logic giống tín hiệu đầu vào nhng đã khuyếch đại đến mức cần thiết. Tín hiệu chỉ đi theo một chiều.74244 có 20 chân, gồm: chân VCC nối nguồn 5V; chân GND nối đất; 8 đầu vào: 1A1, 1A2, 1A3, 1A4, 2A1, 2A2, 2A3, 2A4; 8 đầu ra: 1Y1, 1Y2, 1Y3, 1Y4, 2Y1, 2Y2, 2Y3, 2Y4; 2 đầu chọn chip: 1G, 2G, khi 1G, 2G ở mức logic 0 thì tín hiệu từ đầu vào mới đợc đa tới đầu ra, khi 1G và 2G ở mức logic 1 thì đầu ra ở trạng thái trở kháng cao.Bảng chân lý của 74244:G A1 A2 A3 A4 Y1 Y2 Y3 Y41 X X X X Trở kháng cao0 X X X X A1 A2 A3 A47. Bộ đệm tín hiệu hai chiều 74245: Bộ đệm tín hiệu hai chiều 74245 cho phép tín hiệu đi theo hai chiều tuỳ thuộc mức logic ở đầu vào DIR. Khi DIR ở mức cao thì tín hiệu đi từ đầu vào Ai ra đầu Bi, ngợc lại, khi DIR ở mức logic thấp thì tín hiệu đi từ đầu vào Bi ra đầu Ai.8. Bộ định thời 555: Vi mạch 555 có thể dùng để thực hiện nhiều chức năng nh: tạo xung thời gian, tạo dao động đa hài (xung vuông, xung tam giác), điều chế độ rộng xung, v.v Trên hình I.8.1 là sơ đồ chức năng của vi mạch 555. Vi mạch này có thể làm việc với điện áp nguồn cung cấp UCC từ +5V đến +15V. Dãy điện trở mắc theo kiểu phân áp từ UCC đến đất tạo ra điện áp chuẩn cho hai bộ so sánh 1 và 2, trong đó điện áp chuẩn cho bộ so sánh 2 là UCC/3 và cho bộ so sánh 1 là 2UCC/3. Nh ta sẽ thấy các điện áp chuẩn này dùng để điều khiển việc định thời gian. Trong các ứng dụng mà ta muốn thay đổi việc định thời gian bằng phơng pháp điện tử ta có thể thực hiện bằng cách đa một điện áp điều chế vào chân 5 (đầu vào điện áp điều khiển). Còn trong các ứng dụng khác thì ta có thể nối chân 6 xuống đất qua một tụ điện (có trị số vào khoảng 0,001àF).Trung tâm hoạt động của vi mạch 555 là FF-RS. Đầu vào R của FF là đầu ra 58A1A2A3A4A5A6A7A8 B1 B2 B3 B4 B5 B6 B7 B8DIRG23456789119111213141516171874245RSRdFFQOutputBufferRRRComparator 1Comparator 2T1T2Hình I.8.1 Sơ đồ chức năng bộ định thời 555 Thiết kế mạch logic số Phần V: Phụ lục của bộ so sánh 1, còn đầu vào S của FF là đầu ra của bộ so sánh 2. Mạch ra của FF gồm 2 phần: một phần là bộ đệm đầu ra và một phần gồm 2 transistor T1, T2. Trong đó T1 dùng để biến đổi tín hiệu ra đã đợc ghi giữ, chính điện áp này sẽ đợc sử dụng cho nhiều mục đích khác nhau. Thông qua T2 ta có thể điều khiển đợc trạng thái bên trong của bộ đệm đầu ra.Vi mạch 555 gồm có 8 chân nh hình I.8.2, trong đó chân1 là chân nối đất (Ground), chân 2 là đầu vào bộ so sánh 2 (Trigger), chân 3 là đầu ra (Output), chân 4 là chân điều khiển điện áp đầu ra (Reset), chân 5 là chân điện áp điều khiển (Control Voltage), chân 6 là ngỡng của bộ so sánh 1 (Theshold), chân 7 là chân để phóng điện (Discharge) và chân 8 là chân điện áp nguồn cung cấp (UCC).9. SRAM 62256 Dung lợng: 32K x 8bitSơ đồ các chân:591 82 7 3 64 5GroundTriggerOutputResetUCCDischargeThresholdControl VoltageHình I.8.2 Các chân bên ngoài của vi mạch 555I C3 9I C3 3ĐầuvàoĐịachỉĐầuradữliệuCho phép đọcCho phép ghiChọn chíp Thiết kế mạch logic số Phần V: Phụ lục 10. EPROM 2716 Dung lợng: 2K x 8 bitSơ đồ các chân:60ĐầuvàoĐịachỉĐầuradữliệuCho phép đọcChọn chíp Thiết kế mạch logic số Phần V: Phụ lục Phụ lục II: Nội dung các ô nhớ của ROm phát ký tựMã Đầu vào địa chỉ Đầu ra dữ liệuA8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D00 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 01 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 0 0 1 1 0 1 1 02 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 03 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0 04 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 15 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 161 ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc 6 0 0 0 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0M·A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D07 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 1 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 18 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 09 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 110 0 0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 111 0 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 0 0 0 0 0 12 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 113 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1 0 1 1 1 162 ThiÕt kÕ m¹ch logic sè PhÇn V: Phô lôc 14 0 0 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 1 0 0 1 1 1 0 1 0 0 0 1 1 1 1 1 0M·A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D015 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1 016 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 1 1 017 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 018 0 1 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 019 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 120 0 1 0 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 1 1 1 1 121 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 1 1 1 1 163 [...]... 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 67 ThiÕt kÕ m¹ch logic sè 54 55 56 57 58 59 60 61 M· 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1... A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 68 ThiÕt kÕ m¹ch logic sè 62 63 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 PhÇn V: Phô lôc 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 69 0 0... 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 0 1 0 0 1 1 0 1 1 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 66 ThiÕt kÕ m¹ch logic sè 46 47 48 49 50 51 52 53 M· 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1... 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 64 ThiÕt kÕ m¹ch logic sè M· 30 31 32 33 34 35 36 37 PhÇn V: Phô lôc A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 0 1 1 1 0 1 0 0 0 0 0 1 1 0 0 0 0 1 1 1 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1... 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 65 ThiÕt kÕ m¹ch logic sè M· 38 39 40 41 42 43 44 45 M· PhÇn V: Phô lôc A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 1 1 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 0 0 0 1 0...ThiÕt kÕ m¹ch logic sè M· 22 23 24 25 26 27 28 29 PhÇn V: Phô lôc A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 0 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 1 . chân xem trên hình I.1.2. Chú ý là mỗi tín hiệu V3 và H4 có tới hai đầu ra.54++++++ +Hình I.1.1 Sơ đồ nguyên lý ma trận LED 5x7H1H2H3H4H5H6H7- V1 - V2. một điện áp điều chế vào chân 5 (đầu vào điện áp điều khiển) . Còn trong các ứng dụng khác thì ta có thể nối chân 6 xuống đất qua một tụ điện (có trị số vào
