Đang tải... (xem toàn văn)
Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng sử lý tín hiệu số DSP 56002
GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002GIỚI THIỆU BỘ XƯÛ LÍ TÍN HIỆU SỐ &KHỐI ĐÁNH GIÁ DSP56002Trong chương này, sẽ giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002 và các chân của nó. A. MÔ TẢ TỔNG QUÁT BỘ XƯÛ LÍ TÍN HIỆU SỐ DSP56002: DSP56002 là bộ xử lí tín hiệu đơn chip, đa dụng. Khối đánh giá DSP56002EVM có giá thành thấp, sử dụng bộ xử lí DSP56002 cho việc thiết kế hệ thống xử lí tín hiệu số thời gian thực. Họ xử lí DSP56000 được tạo thành từ một bộ chip vi xử lí tín hiệu số 24-bit, hiệu suất cao và một vùng mở rộng. Trong vùng mở rộng, chip có thể trợ giúp cấu hình cho các thiết bò bộ nhớ và ngoại vi thay đổi tùy theo loại trong họ. DSP56002 là một loại trong họ xử lí DSP56000 bao gồm bộ phận chính xử lí tín hiệu số tương thích vơí họ 56000, được nạp bằng RAM chương trình trên chip, có 2 RAM dữ liệu độc lập, 2 ROM dữ liệu với các bảng sine, µ-law va A-law. DSP56002 chứa bộ giao tiếp truyền thông nối tiếp, giao tiếp chủ song song, bộ đếm thời gian/sự kiện, bộ vòng khóa pha, một cổng mô phỏng trên chip. Bộ xử lí DSP56002 cung cấp các đặc trưng phong phú trong việc xử lí tín hiệu số. SVTH:Huỳnh Quốc Trâm 2-3DSP5600224 bitDSP56000Family manual#DSP56KFAMUM/ADDSP56002Technical data#DSP56002/DDSP56002User’s Manual#DSP56002UM/AD GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002DSP56002 Technical LiteratureI.KHỐI TRUNG TÂM XƯÛ LÍ TÍN HIỆU SỐ1.Những bộ phận chính:1.1.Ba đơn vò thực thi độc lập:• Đơn vò dữ liệu số học logic• Đơn vò cấp phát đòa chỉ(AGU)• Đơn vò điều khiển chương trình1.2.Bốn bus dữ liệu 24 bit độc lập:• Bus dữ liệu X (XDB)• Bus dữ liệu Y (YDP)• Bus dữ liệu chương trình (PDB)• Bus dữ liệu toàn cục (GDB)1.3.Ba bus đòa chỉ 16 bit độc lập:• Bus đòa chỉ X (XAB)• Bus đòa chỉ Y (YAB)• Bus đòa chỉ chương trình (PAB)1.4.Cổng mở rộng bộ nhớ (Port A)1.5.Mạch mô phỏng trên chip (OnCE)1.6.Vòng khóa pha (PLL)2.Đặc điểm chính của DSP56002: 40 triệu lệnh/giây (MIPS) tại tần số 80Mhz 240 triệu phép xử lí /giây (MOPS) tại tần số 80Mhz Thực hiện lệnh song song với chế độ đònh đòa chỉSVTH:Huỳnh Quốc Trâm 2-4 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 Nhân tích lũy song song 24x24 bit trong 1 chu kỳ lệnh (2 chu kỳ xung clock) Đặt zero ở mỗi đầu dòng lặp DO Các ngắt tự động trở về rất nhanh Thiết kế CMOS tiêu thụ công suất thấp Chế độ treo(standby) tiêu thụ công suất thấp cho STOP và WAITSVTH:Huỳnh Quốc Trâm 2-5 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002II.VÙNG MƠÛ RỘNG Những bộ phậân chính trong vùng mở rộng:• Ram chương trình 512x24• 2 Ram dữ liệu 256x24• 2 Rom dữ liệu 256x24• Giao tiếp chủ độ rộng byte bằng phương pháp DMA• Cổng giao tiếp nối tiếp đồng bộ (SSI)• Cổng giao tiếp nối tiếp bất đồng bộ(SCI)B.GIỚI THIỆU DSP56002EVM DSP56002EVM là công cụ phần cứng dành cho việc thiết kế, sữa lỗi và đánh giá hệ thống căn bản của DSP56002. Bao gồm ba bộ phận quan trọng:•Mạch đánh giá DSP56002 chứa bộ xử lí DSP56002, bộ nhớ mở rộng off-chip, bộ biến đổi stereo A/D và D/A, mạch giao tiếp và điều khiển, và nhiều đường nối dành cho truy xuất ngoài.•Trình biên dòch Motorola.•Cửa sổ giao diện của phần mềm debug EVM. Phần mềm chạy trong MS-DOS và nối liền với EVM qua port nối tiếp RS-232. Người sử dụng phải cung cấp nguồn 7→9V AC và DC, 700mA và cáp RS-232 với 9 bus dữ liệu. C.GIỚI THIỆU TỔNG QUÁT CÁC CHÂN:SVTH:Huỳnh Quốc Trâm 2-6RS-232MC68705MCUFLASHEEPROM32Kx24SDRAMDSP56002STEREOA/D-D/AA/D –D/ASSISCIRS-232OnCEPORTMÁY TÍNH GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 D0-D23A0-A15PSDSY/XBNRDWRBRBGWTBSNMI/MODCIRQB/MODBIRQA/MODARESETEXTALXTALTIOPort ADataPort AAddressInterrupt/ModeControlTimer/EventCounterHO-H7/PB0-PB7HA0-HA2/PB8-PB1012PB/HEN13PB/HREQ11PB/W/HR14PB/HACKRXD/PC0TXD/PC1SCLK/PC2SC0-SC2/PC3-PC5SCK/PC6SRD/PC7STD/PC8DSCK/OS1DSI/OS0DSOPCAPCKPPLOCKDRPINITCKOUTPort BHostPort CSSIOnCEPLLBusControlClockOscillatorVCCGNDPowerGroundMÔ TẢ CHÂN DSP560021.Các tín hiệu cổng A: Các tín hiệu cổng A được chia thành ba nhóm chức năng: SVTH:Huỳnh Quốc Trâm 2-7 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002•Bus đòa chỉ (A0-A15) •Bus dữ liệu (D0-D23) •Bus điều khiển. Các tín hiệu điều khiển có thể chia thành 3 nhóm nhỏ: Điều khiển ghi đọc (RD~/WR~). Lựa chọn không gian đòa chỉ (bao gồm chọn bộ nhớ chương trình PS~, chọn bộ nhớ dữ liệu DS~, chọn X/Y~). Điều khiển truy xuất (BN~, BR~, BG~,WT~, BS~).2.Điều khiển chế độ ngắt:2.1 . Chế độ A / Yêu cầu ngắt ngoài A / Lấy lại STOP: Đầu vào này có ba chức năng. Nó làm việc với các chân MODB và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài, nó bật bộ phát xung nhip bên trong, khiến chip khôi phục từ trạng thái xử lí dừng. 2.2 . Chọn chế độ B / Yêu cầu ngắt ngoài B: Chân vào này làm việc với các chân MODA và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài.2.3 . Chọn chế độ C / Yêu cầu ngắt không che: Chân này làm việc với các chân MODA và MODB để chọn chế độ hoạt động của chip, nó thu một yêu cầu ngắt từ bên ngoài. 2.4 . Reset (RESET): Chân vào Schmitt trigger được dùng để reset DSP56002. Khi reset được tác động DSP được khởi động và đặt trong trạng thái reset. Khi chân reset không được tác động chip ghi trạng thái các chân chế độ (MODA, MODB, MODC ) vào thanh ghi chế độ hoạt động của chip.3.Năng lượng và xung nhòp:3.1 . Nguồn điện (VCC) , đất (GND): Có 6 cặp chân nguồn và đất dùng cho các chức năng: logic nội, bộ đệm ngỏ ra bus đòa chỉ, dữ liệu, cổng B và C, Once, PLL, chân CKOUT.3.2 . Xung nhòp ngoài / Đầu vào tinh thể (EXTAL): Đầu vào EXTAL giao tiếp bộ dao động tinh thể bên ngoài hoặc bên trong.3.3 . Đầu ra tinh thể (XTAL): Đầu ra này nối với chân ra của bộ dao động tinh thể bên trong với một tinh thể bên ngoài.4.Giao tiếp chủ:4.1 . Bus dữ liệu chủ (H0-H7):SVTH:Huỳnh Quốc Trâm 2-8 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 Bus dữ liệu hai hướng này truyền dữ liệu giữa bộ giao tiếp chủ và DSP56002. Nó hoạt động như một ngỏ vào trừ khi chân HEN được tác động tích cực và HR/ W ở mức cao khiến cho H0-H7 trở thành ngỏ ra và cho phép bộ giao tiếp chủ đọc dữ liệu DSP56002.4.2 . Đòa chỉ chủ(HA0-HA2): Các đầu vào này cung sự lựa chọn cho mỗi thanh ghi giao tiếp chủ.4.3 . Đọc / Viết chủ: Đầu vào này chọn hướng truyền dữ liệu đối với mỗi truy xuất bộ xử lí chủ. Nếu HR/ W là cao và HEN được tích cực, H0-H7 là các đầu ra. Nếu HR/W là thấp và HEN được công bố, H0-H7 là các đầu vào.4.4 . Chủ yêu cầu (HREQ): Tín hiệu ra cực máng hở này được sử dụng bởi giao tiếp chủ để yêu cầu phục vụ từ bộ xử lí chủ, bộ điều khiển DMA, hoặc một bộ điều khiển bên ngoài đơn giản.4.5 . Chủ chấp nhận (HACK): Đầu vào này có hai chức năng . Nó cung cấp một tín hiệu bắt tay chủ chấp nhận cho việc truyền DMA và có thu một ngắt chủ chấp nhận tương thích với bộ xử lí họ MC680005.Giao tiếp truyền thông nối tiếp (SCI): 5.1 . Dữ liệu thu(RXD): Đầu vào này thu dữ liệu hướng byte và truyền dữ liệu đó đến thanh ghi dòch thu SCI.5.2 . Dữ liệu phát(TXD): Đầu ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SCI.5.3 . Xung nhòp nối tiếp (SCLK): Chân hai hướng này cung cấp xung nhòp vào hoặc ra từ nơi mà tốc độ baud phát và/hoặc thu được lấy ra trong chế độ bất đồng bộ, và từ nơi mà dữ liệu được truyền trong chế động bộ. 6.Giao tiếp nối tiếp đồng bộ(SSI):6.1 . Xung nhòp nối tiếp 0 (SC0): Chức năng chân hai hướng này được xác đònh bởi việc SCLK ở chế độ đồng bộ. ƠÛ chế độ đồng bộ, chân này được sử dụng cho cờ nối tiếp nhận. Trong chế độ bất đồng bộ, chân này thu xung nhòp xuất nhập .6.2 . Điều khiển nối tiếp 1 (SC1): SSI sử dụng chân hai hướng này để điều khiển cờ hoặc sự đồng bộ khung.6.3 . Điều khiển nối tiếp 2 (SC2): SSI sử dụng chân hai hướng này để điều khiển sự đồng bộ khung.6.4 . Xung nhòp nối tiếp SSI (SCK):SVTH:Huỳnh Quốc Trâm 2-9 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 Chân hai hướng này cung cấp xung nhòp tốc độ bit nối tiếp cho SSI chỉ khi có một xung nhòp đang được sử dụng.6.5 . Dữ liệu thu SSI (SRD): Chân vào này thu dữ liệu nối tiếp vào thanh ghi dòch thu SSI .6.6 . Dữ liệu phát SSI(STD): Chân ra này phát dữ liệu nối tiếp từ thanh ghi dòch phát SSI .7.Các chân mô phỏng trên chip:7.1 . Đầu vào nối tiếp gỡ rối / Trạng thái chip 0 (DSI/OS0): Dữ liệu nối tiếp hoặc lệnh được cung cấp từ bộ điều khiển Once qua chân DSI/OS0 khi nó là một đầu vào, khi chân DSI/OS0 là đầu ra nó làm việc với chân OS1 để cung cấp thông tin trạng thái chip.7.2 . Xung nhòp nối tiếp gỡ rối / trạng thái chip 1 (DSCK/OS1): Chân DSCK/OS1 cung cấp xung nhòp nối tiếp đến Once khi nó là một đầu vào. Khi là một đầu ra, cùng với chân OS0 chúng cung cấp thông tin trạng thái chip.7.3 . Đầu ra nối tiếp gỡ rối (DS0): DSP đọc dữ liệu nối tiếp từ Once thông qua chân ra DS0 khi được chỉ đònh bởi lệnh sau cùng thu từ bộ điều khiển lệnh bên ngoài.7.4 . Đầu vào yêu cầu gỡ rối (DR): Đầu vào này cho phép người sử dụng vào chế độ gỡ rối từ bộ điều khiển lệnh bên ngoài .8.Các chân của PLL:8.1 . Nguồn mạch PLL tương tự (PVCC): Đầu cấp nguồn VCC này dành riêng cho hệ thống PLL.8.2 . Đất cho mạch PLL (PGND): Đầu GND này dành riêng cho hệ thống PLL.8.3 . Nguồn CKOUT (CLVCC): Đầu vào này hoạt động như VCC cho ngõ ra CKOUT.8.4 . Đất CKOUT (CLGND): Đầu vào này hoạt động như GND đối với ngõ ra CKOUT.8.5 . Tụ lọc PLL (PCAP): Đầu này dùng để nối với tụ bên ngoài cần cho bộ lọc PLL.8.6 . Xung nhòp ra (CKOUT): Chân này cung cấp xung nhòp ra chu kì làm việc bằng 50% đồng bộ với xung nhòp bên trong bộ xử lí khi PLL được cho phép và ở trạng thái khóa.8.7 . Điều khiển phân cực CKOUT(CKP): Chân vào này đònh nghóa sự phân cực của đầu ra xung nhòp CKOUT.8.8 . Đầu vào khởi động PLL(PINIT):SVTH:Huỳnh Quốc Trâm 2-10 GVHD:Thầy Lê Tuấn Anh Giới Thiệu DSP56002 Trong suốt thời gian Reset phần cứng hoạt động và nạp giá trò chân PINIT vào bit PEN của thanh ghi điều khiển PLL.8.9 . Khóa tần số và pha(PLOCK): Đầu ra PLOCK được phát sinh từ bộ phát hiện pha, khi PLL khóa các tần số và pha riêng của EXTAL.9.Chân bộ đếm thời gian/sự kiện: Chân hai hướng này cung cấp sự giao kết với khối bộ đếm thời gian /sự kiện. Khi chân TIO được sử dụng như đầu vào, khối có chức năng như một bộ đếm sự kiện bên ngoài hoặc nó đo độ rộng xung/chu kì tín hiệu bên ngoài. Khi TIO được sử dụng như đầu ra, khối có chức năng như một bộ đinh thời và tín hiệu trên chân TIO là xung nhòp đònh thời.SVTH:Huỳnh Quốc Trâm 2-11 . yêu cầu phục vụ từ bộ xử lí chủ, bộ điều khiển DMA, hoặc một bộ điều khiển bên ngoài đơn giản.4.5 . Chủ chấp nhận (HACK): Đầu vào này có hai chức. hướng này để điều khiển cờ hoặc sự đồng bộ khung.6 .3 . Điều khiển nối tiếp 2 (SC2): SSI sử dụng chân hai hướng này để điều khiển sự đồng bộ khung.6.4