Đang tải... (xem toàn văn)
Hình : FlipFlop RS có ngã vào Preset và Clear.[r]
(1)CHƯƠNG 5: MẠCH TUẦN TỰ FLIPFLOP
• FF RS • FF JK • FF T • FF D MẠCH GHI DỊCH MẠCH ĐẾM
• Đồng bộ
• Khơng đồng bộ
• Đếm vòng
I GIỚI THIỆU
Trong chương trước, khảo sát loại mạch tổ hợp, mạch mà ngã khơng phụ thuộc vào trạng thái trước mạch Nói cách khác, loại mạch khơng có khả nhớ, chức quan trọng hệ thống logic
Trong chương này, ta xét loại mạch thứ mạch
- Mạch mạch có ngã khơng phụ thuộc vào trạng thái ngã vào mà phụ thuộc vào trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã
vào A, B, C,… ngã Q trước Nghĩa là: Q+ = f(Q,A,B,C,…)
- Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử chịu tác
động đồng thời xung đồng hồ (CK) mạch khơng đồng khơng
có điều kiện
- Phần tử cấu thành mạch Flipflop
II FLIPFLOP
1 Giới thiệu
Mạch flipflop (FF) mạch đa hài lưỡng ổn tức mạch tạo sóng vng có trạng thái cân
Trạng thái cân FF thay đổi có xung đồng hồ tác động
Một FF thường có nhiều ngã vào, hai ngã Tính nhớ FF thể điểm: Trạng thái FF giữ nguyên tác động ngã vào
đã chấm dứt
Hai ngã FF thường ký hiệu Q (ngã chính) Q (ngã phụ) Người ta thường trạng thái FF ngã Nếu hai ngã có trạng thái giống ta nói FF trạng thái cấm
FF tạo nên từ mạch chốt (latch)
Điểm khác biệt mạch chốt FF là: FF chịu tác động xung
đồng hồ mạch chốt khơng
(2)2 Chốt RS
a Chốt RS tác động cao
Dưới chốt RS có ngã vào R S tác động mức cao
Hình: Chốt RS tác động mức cao
Các trạng thái logic mạch biễu diễn bảng
R S Q Q+ R S Q+
0 0
Tác dụng nhớ 0 Q
0 1 1
0 1
Đặt (Set) 0
0 1 1 Cấm
1 0
Đặt lại (Reset) Ttóm từ bảắng bên, ta t lại hoạt
động chốt RS bảng 1
1 0
Q+=Q+ (Cấm) 1 1
Từ bảng trên, ta tóm tắt hoạt động RS sau: - Khi R = S = 0, ngã không đổi trạng thái
- Khi R = S = 1, chốt Set (tức đặt Q+ = 1)
- Khi R = S = 0, chốt Reset (tức đặt Q+ = 0)
- Khi R = S = 1, chốt rơi vào trạng thái cấm b Chốt RS tác động thấp
Dưới chốt RS có ngã vào R S tác động mức thấp S R Q+
0 Cấm 1 0 1 Q
Hình: Chốt RS tác động mức thấp
Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm hai cổng đảo
ở ngõ vào mạch
Hình: Chốt RS tác động mức cao Q
R
S Q
Q
Q S
R
Q
Q
(3)Hình: Ký hiệu chốt RS tác động mức cao RS tác động thấp 3 FlipFlop RS
a Cấu trúc tổng quát FlipFlop RS
Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung CK cho chốt RS ta FF RS Dưới bảng
thật FF RS có ngã vào R, S xung đồng hồ CKđều tác động mức cao
Vào Ra
CK S R Q+
0 × × Q
1 0 Q 1 1 1 1 Cấm
Hình: FF RS tác động mức cao
Để có FF xung đồng hồ tác động mức thấp, ta thêm cổng đảo cho ngã vào CK Ta bảng thật giống trên, ngoại trừ ngã vào CKđảo ngược lại
Vào Ra
CK S R Q+
1 × × Q
0 0 Q 0 0 1 1 Cấm
Hình: FF RS có CK tác động mức thấp b FlipFlop RS có ngã vào Preset Clear
Tính chất FF có ngã mở máy Trong nhiều trường hợp ta cần
đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào Preset (Q=1) Clear (Q=0) Dưới dạng mạch ký hiệu FF RS có ngã vào Preset Clear
Hình: FlipFlop RS có ngã vào Preset Clear S Q
R Q
S Q
R Q
Q
Q
S
R CK
Q
Q
S
R CK
Q
Q
S R CK
Cl Pr
S Pr Q
CK
(4)Bảng thật FF RS có Preset Clear tác động thấp
Pr Cl CK S R Q+
0 × × × Cấm × × × 1 × × × 1 × × Q 1 0 Q 1 1 1 1 1 1 1 Cấm c FlipFlop RS chủ tớ
Kết nối thành chuỗi hai FF RS với ngã vào xung CK FF có mức tác
động ngược nhau, ta FF chủ tớ Với cách mắc này, mạch thoát khỏi trạng thái cấm (nhưng rơi vào trạng thái bất định) đồng thời có xung CK tác động cạnh
Hình: Sơđồ FF RS chủ tớ
Hoạt động FF giải thích sau: Do CKS tầng tớ đảo CKM
của tầng chủ, nên CKM = 1, tầng chủ giao hoán tầng tớ ngưng Trong khoảng
thời gian này, liệu ngã vào R S đưa ổn định ngã R’ S’, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q
Hình: Vị trí xảy giao hốn
Đối với trường hợp R = S = CKM = R’ = S’ = 1, CK xuống
thấp hai ngã xuống thấp, mạch khỏi trạng thái cấm, S’ hay R’ xuống thấp trước khơng đốn trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ có thể 0, khác Q+ Ta có bảng
thật sau:
S R CK Q+
0 ↓ Q
0 ↓
1 ↓
1 ↓ Bất định S
R CKM
Q
Q
S’
R’ CKS
Ngã giao hoán CKM
(5)4 FlipFlop JK
FF JK tạo từ FF RS theo sơđồ sau:
Hình: Cấu tạo FF JK có ngã vào Pr Cl tác động thấp Bảng thật FF JK
J K Q Q S = JQ R = KQ CK Q+
0 0 0 ↓ Q
0 0 ↓ Q
0 1 0 ↓ Q=0
0 1 0 ↓
1 0 1 ↓
1 0 ↓ Q=1
1 1 ↓
1 1 0 ↓
Từ bảng trên, ta rút gọn thành bảng sau: J K CK Q+
0 ↓ Q ↓ ↓ 1 ↓ Đảo Q
Kết cho ta thấy: FF JK thoát khỏi trạng thái cấm thay vào trạng thái đảo (khi J=K=1) Người ta lợi dụng trạng thái để thiết kế mạch đếm
5 FlipFlop D
Thiết kế FF D từ FF RS (hoặc FF JK) cách nối cổng đảo từ S qua R (hoặc từ J sang K) Dữ liệu đưa vào ngã vào gọi ngã vào D
Hình: Sơđồ ký hiệu FF D S Pr Q
CK R Cl Q J
K
J Pr Q CK
K Cl Q
S,J Pr Q CK
R,K Cl Q
D D Pr Q
CK
(6)4 Mạch đếm vòng a Giới thiệu
Mạch đếm vòng thực chất mạch ghi dịch ta cho hồi tiếp từ ngã ngã vào để thực chu kỳ đếm Tuỳđường hồi tiếp mà ta có chu kỳ đếm khác
Sau đây, ta khảo sát vài loại mạch đếm vòng phổ biến b Hồi tiếp từ QD JA QD KA
Hình: Mạch hồi tiếp từ QD JA Q KA
Đối với mạch này, sựđếm vịng thấy có đặt trước ngã Ta xét ví dụ đặt trước QA = đặt trước QA = QB = 1, ta bảng
CK QD QC QB QA Dec CK QD QC QB QA Dec
Preset 0 1 Preset 0 1
1↓ 0 1↓ 1
2↓ 0 2↓ 1 0 12
3↓ 0 3↓ 0
4↓ 0 1 4↓ 0 1
: : : : : : : : : : : :
Đặt trước QA = Đặt trước QA = QB = c Hồi tiếp từ QD JA QD KA
Hình: Hồi tiếp từ QD JA QD KA J Q
CK K Cl Q
J Q CK K Cl Q
J Q CK K Cl Q
J Q CK K Cl Q Cl
QA QB QC QD
A B C D
J Q CK
K Cl Q
J Q CK K Cl Q
J Q CK K Cl Q
J Q CK K Cl Q Cl
QA QB QC QD
(7)Mạch cịn có tên mạch Johnson Mạc có chu kỳ đếm mà không cần đặt trước Nếu đặt trước, mạch cho chu kỳ khác nhau, tùy vào tổ hợp đặt trước Bảng chu kỳđếm
CK QD QC QB QA Dec
Preset 0 0 1↓ 0 1 2↓ 0 1 3↓ 1 4↓ 1 1 15 5↓ 1 14 6↓ 1 12 7↓ 0 8↓ 0 0
Không đặt trước d Hồi tiếp từ QD JA QC KA
Hình: Hồi tiếp từ QD JA QC KA CK QD QC QB QA Dec
Preset 0 0 1↓ 0 1 2↓ 0 1 3↓ 1 4↓ 1 14 5↓ 1 12 6↓ 0 7↓ 0 0
Không đặt trước J Q
CK K Cl Q
J Q CK K Cl Q
J Q CK K Cl Q
J Q CK
K Cl Q Cl
QA QB QC QD