SƠ ĐỒ TRUYỀN CỦA BUS TRUYỀN CỔNG MÁY IN chương 2: DATA BUS COMPUTER PRINTER Sơ đồ chân cổng máy in mô tả sau: SƠ ĐỒ CHÂN CỦA CỔNG MÁY IN Bảng 01: Chức chân cổng máy in Châ Ký hiệu n STROB E D0 Vào/ra Ý nghóa Lối Dữ liệu gữi Mức tác động Thấp Lối Đường liệu, bit thứ 01 Đường liệu, bit thứ 02 Đường liệu, bit thứ 03 Đường liệu, bit thứ 04 Đường liệu, bit thứ 05 Đường liệu, bit thứ 06 Đường liệu, bit thứ 07 Đường liệu, bit thứ 08 Xác nhận Máy in bận Hết giấy Lựa chọn Tự nạp Lỗi Đặt lại máy in Chọn kiểu in Ba trạng thái Ba trạng thái Ba trạng thái Ba trạng thái Ba trạng thái Ba trạng thái Ba trạng thái Ba trạng thái Thấp Cao Cao Cao Cao Cao Thááp Cao D1 Loái D2 Loái D3 Loái D4 Loái D5 Loái D6 Loái D7 Loái 10 11 12 13 14 15 16 17 ACK BUSY PE SLCT AF ERROR INIT SLCTIN Lối vào Lối vào Lối vào Lối vào Lối Lối vào Lối Lối 18 19 20 21 22 23 24 25 GND GND GND GND GND GND GND GND Nối đất Nối đất Nối đất Nối đất Nối đất Nối đất Nối đất Nối đất Cổng máy in đế nối gồm có 25 chân, có 12 chân ra, 05 chân vào 08 chân nối mass Cụ thể:  Chân 0209: loại chân ra, đường dẫn liệu, dạng đường dẫn chiều,  Chân 01,1017 : chân tín hiệu bắt tay máy vi tính máy in  Chân 1825: chân mass Các bước thực trình truyền liệu máy vi tính sang máy in sau:  CPU chờ đường tín hiệu BUSY xuống thấp, tín hiệu báo cho biết máy in sẵn sàng nhận liệu  CPU xuất mã ký tự cổng máy in  CPU đưa bit STROBE xuống thấp báo hiệu cho máy in biết liệu đưa đến cổng máy in  Máy in nhận liệu, nhận liệu xong, trả bit BUSY mức cao  Máy in trả bit ACK mức cao  CPU trả bit STROBE mức cao  Máy in trả ACK xuống thấp  Máy in thực công việc in  Thực in xong, máy in cho BUSY xuống thấp CPU biết sẵn sàng nhận ký tự khác Có thể biểu diễn bước thực dạng giao tiếp song song bất đồng qua cổng máy in sau: GIẢN ĐỒ THỜI GIAN Đặc điểm thuận lợi lớn hình thức truyền tất tín hiệu nằm cấp điện áp từ 0V đến 5V, có nghóa tương thích với hầu hết IC số, loại TTL hay CMOS Chính tương thích giúp cho việc giao tiếp trở nên đơn giản dễ dàng Tuy nhiên, đường tín hiệu liệu dạng tín hiệu chiều nên việc giao tiếp với hình thức trao đổi tín hiệu hai (02) chiều hay tín hiệu lớn phạm vi byte cổng máy in không thích hợp Tạo cổng vào có phạm vi trao đổi lớn đa dụng cổng máy in nhiệm vụ đặt cho người nghiên cứu III KHẢO SÁT VI MẠCH PPI 8255A: Có nhiều IC dạng IO đảm nhiệm công việc giao tiếp trao đổi thông tin hệ thống 82C37A, 82C42, 82C79, 82C55A, … với phạm vi sử dụng khả lập trình trạng thái vào IC PPI 82C55A chọn thỏa yêu cầu để thiết kế mạch giao tiếp đa Tiến hành khảo sát vi mạch để thuận tiện cho việc sử dụng, cụ thể khảo sát: cấu trúc phần cứng, cấu trúc ghi điều khiển Cấu trúc phần cứng PPI 82C55A: PPI 82C55A IC ngoại vi chế tạo theo công nghệ LSI dùng để giao tiếp song song hệ thống vi mạch hay Microprocessor thiết bị điều khiển (bên hay bên ngoài), có 40 chân, dạng DIL SƠ ĐỒ CHÂN VÀ SƠ ĐỒ LOGIC PPI 82C55A Tên chân PPI 82C55A: RESET : Reset input, chân vào, xác lập lại trạng thái ban đầu CS\ : Chip Select, chân vào, chọn trạng thái hoạt động RD\ : Read input, chân vào, xác lập trạng thái đọc WR\ : Write input, chân vào, xác lập trạng thái ghi A0, A1 : Port Address, chân vào, xác lập địa D0D7 : Dữ liệu Bus (Bi – Direction), ba (03) trạng thái PA7 – PA0 : Port A, ba trạng thái, cổng giao tiếp A PB7 – PB0 : Port B, ba trạng thái, cổng giao tiếp B PC7 – PC0 : Port C, ba trạng thái, cổng giao tiếp C PPI 82C55A giao tiếp với vi mạch khác thông qua Bus: Bus liệu bit D0D7, Bus địa A1A2, Bus điều khiển RD\, WR\, CS\, Reset PPI 82C55A có 03 Port xuất nhập (I/O) có tên Port A, Port B, Port, Port bit Với 03 port liệu ghi điều khiển PPI 82C55A ứng dụng vào nhiều công dụng khác, IC quét mã bàn phím ứng dụng Port A gồm đường PA0PA7, Port B gồm đường PB0PB7 , Port C gồm đường PC0PC7 Các Port Port Input hay Output tùy thuộc vào lệnh điều khiển chứa ghi lệnh Mã lệnh, thông tin trạng thái liệu truyền đường liệu D0D7, công việc PPI 82C55A tùy thuộc vào lệnh điều khiển chứa ghi điều khiển Các đường tín hiệu RD\, WR\ PPI 82C55A kết nối với đường tín hiệu đọc ghi hệ thống vi mạch (hay Microprocessor) Tín hiệu Reset dùng để khởi động hay khởi động lại PPI 82C55A, bị Reset ghi bên PPI 82C55A bị xóa trạng thái mặc định PPI 82C55A trạng thái chờ lệnh, sẳn sàng làm việc Như vậy, điều trước tiên sử dụng vi mạch này, không muốn sử dụng giá trị mặc định, phải nhập lệnh vào ghi điều khiển reset lại vi mạch Khi giao tiếp với Microprocessor ngõ vào tín hiệu Reset kết nối với tín hiệu Reset Out vi xử lý Chân Reset tác động mức cao Tín hiệu Chip Select (CS) dùng để điều khiển hoạt động PPI 82C55A Tín hiệu làm cho vi mạch hoạt động bình thường hay trạng thái chờ Trong việc kết hợp Microprocessor với nhiều IC tạo thành hệ thống hoàn chỉnh, chân CS giúp vi xử lý chọn IC cần hoạt động Chân CS tác động mức thấp Các đường địa A1A0 PPI 82C55A dùng để lựa chọn Port ghi A1A0 = 00Bin dùng để chọn Port A, A1A0 = 01Bin dùng để lựa chọn Port B, A1A0 = 10Bin dùng để chọn Port C, A1A0 = 11Bin dùng để chọn ghi điều khiển Các Port I/O PPI 82C55A chia làm nhóm: Nhóm A gồm Port A bit cao Port C, nhóm B gồm Port B bit thấp Port C Để sử dụng Port PPI 82C55A người lập trình phải gởi từ điều khiển vào ghi điều khiển để định cấu hình cho Port theo yêu cầu mà người lập trình mong muốn Khi muốn thực chức bắt tay với hệ thống khác, PPI 82C55A dùng bit PC7, PC6 PC3 port C để thực chức giao tiếp Bit PC7 trở thành bit OBFA (Output Buffer Full, tác động mức thấp), có liệu Microprocessor gởi Port A, tín hiệu OBFA yêu cầu thiết bị bên nhận liệu Bit PC6 trở thành bit ACKA (AcknowLedge Input, tác động mức thấp), thiết bị nhận liệu dùng tín hiệu để báo cho PPI 82C55A biết tín hiệu nhận sẳn sàng nhận liệu Bit PC3 trở thành INTRA (Interrupt Request, tác động mức cao), bit có mức logic bit OBFA = 1, ACKA = bit INTEA (Interrupt Enable) bên PPI 82C55A Tín hiệu INTRA tác động đến ngõ vào ngắt hệ thống trung tâm để báo thiết bị bên nhận liệu Port A Các bit lại Port C: PC4, PC5 bit xuất hay nhập bình thường tùy thuộc vào bit D3 từ điều khiển CẤU TRÚC TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 D2 D1 D0 GROUP B PORT C (LOWER) = INPUT = OUTPUT PORT B = INPUT = OUTPUT MODE SELECTION = MODE = EODE GROUP A PORT C (UPPER) Để thuận tiện cho việc quản lý việc xuất nhập để tăng thêm tính linh hoạt công việc giao tiếp, vi mạch PPI 82C55A phân chia hai cấu hình làm việc khác làm việc theo nhóm A nhóm B Tuy nhiên, không ý đến việc phân chia giao tiếp trao đổi thông thường, không cần nhiều tín hiệu giao tiếp 2 Cấu trúc ghi điều khiển phần mềm PPI 82C55A: Do Port PPI 82C55A chia làm nhóm A nhóm B tách rời nên từ điều khiển PPI 82C55A chia làm nhóm a Các bit D2D1D0 dùng để cấu hình cho nhóm B Bit D0 dùng để thiết lập bit thấp Port C, D0 = – Port C thấp Port xuất liệu (Output), D0 = – Port C thấp Port nhập liệu (Input) Bit D1 dùng để thiết lập Port B, D1 = – Port B Port xuất liệu (Output), D1 = – Port B Port nhập liệu (Input) Bit D2 dùng để thiết lập Mode điều khiển nhóm B: + D2 = 0: Nhóm B hoạt động Mode + D2 = 1: Nhóm B hoạt động Mode b Các bit D6D5D4D3 dùng để cấu hình cho nhóm A Bit D3 dùng để thiết lập bit cao Port C, D3 = – Port C Port xuất liệu (Output), D3 = – Port C Port nhập liệu (Input) Bit D4 dùng để thiết lập Port A, D4 = – Port A xuất liệu (Output), D4=1 – Port A Port nhập liệu (Input) Bit D6D5 dùng để thiết lập Mode điều khiển nhóm A: + D6D5 = 00: Nhóm A hoạt động Mode + D6D5 = 01: Nhóm A hoạt động Mode + D6D5 = 1x: Nhóm A hoạt động Mode c Các nhóm A B cấu hình Mode Từ điều khiển nhóm A B làm việc Mode 0: 0 X X X X Ở Mode Port A, Port B, Port C thấp Port C cao Port xuất nhập liệu độc lập Do có bit để lựa chọn nên có 16 từ điều khiển khác cho 16 trạng thái xuất hay nhập Port d Các nhóm A B cấu hình Mode Từ điều khiển nhóm A B làm việc Mode 1: 1 X X X X Ở Mode Port A, Port B làm việc xuất nhập có chốt (Strobed I/O) Ở Mode Port A Port B hoạt động độc lập với Port có Port bit điều khiển hay liệu Các Port bit điều khiển hay liệu hình thành từ bit thấp bit cao Port C Khi PPI 82C55A cấu hình Mode 1, thiết bị giao tiếp PPI 82C55A nhận liệu, thiết bị phải tạo tín hiệu yêu cầu PPI 82C55A nhận liệu, ngược lại PPI 82C55A muốn gởi tín hiệu đến thiết bị khác, PPI 82C55A phải tạo tín hiệu cho thiết bị nhận biết liệu xuất ra, tín hiệu yêu cầu gọi tín hiệu Stobe e Nhóm A làm việc cấu hình Mode  Cấu hình Port A Port nhập liệu: Các đường tín hiệu Port C phần trở thành đường tín hiệu điều khiển, tín hiệu chốt phần đường liệu Port A Mã lệnh từ điều khiển: 1 X X X X ... Lối D2 Lối D3 Loái D4 Loái D5 Loái D6 Loái D7 Loái 10 11 12 13 14 15 16 17 ACK BUSY PE SLCT AF ERROR INIT SLCTIN Lối vào Lối vào Lối vào Lối vào Lối Lối vào Lối Loái 18 19 20 21 22 23 24 25 GND... giao tiếp trao đổi thông tin hệ thống 82C37A, 82C 42, 82C79, 82C55A, … với phạm vi sử dụng khả lập trình trạng thái vào IC PPI 82C55A chọn thỏa yêu cầu để thiết kế mạch giao tiếp đa Tiến hành khảo... PPI 82C55A cấu hình Mode 1, thiết bị giao tiếp PPI 82C55A nhận liệu, thiết bị phải tạo tín hiệu yêu cầu PPI 82C55A nhận liệu, ngược lại PPI 82C55A muốn gởi tín hiệu đến thiết bị khác, PPI 82C55A