Bài tập: Chương 1.1 Có xử lý P1, P2 P3 có tập lệnh P1, P2, P3 có tốc độ xung nhịp tương ứng 3GHz, 2.5GHz, 4GHz có CPI 1.5, 1.0, 2.2 a Tính số triệu lệnh thực giây xử lý b Nếu xử lý thực chương trình 10s, tìm số chu kỳ số lệnh tương ứng c Nếu muốn giảm 30% thời gian thực hiện, dẫn đến tăng CPI thêm 20% Khi tốc độ xung nhịp cho xử lý tương ứng cần thiết bao nhiêu? 1.2 Có hai xử lý có tập lệnh Tập lệnh chia thành lớp theo CPI (A, B, C, D) P1 có tốc độ xung nhịp 2.5 GHz CPI tương ứng với lớp lệnh 1, 2, 3, 3; P2 có tốc độ xung nhịp GHz CPI tương ứng với lớp lệnh 2, 2, 2, Có chương trình với số lệnh 106 lệnh, 10% lệnh lớp A, 20% lệnh lớp B, 50% lệnh lớp C, 20% lệnh lớp D a Bộ xử lý thực nhanh hơn? b CPI trung bình cho xử lý? c Tìm số chu kỳ cần thiết cho xử lý? Chương 2.1 Hãy vẽ sơ đồ mạch logic thực phương trình Boole sau: 𝑌 = ( 𝐴 + 𝐵 𝐶)⨁(𝐵 + 𝐶) Chương 4.1 Giả sử i, j, k biến số nguyên có dấu 8-bit Cho đoạn chương trình sau: i = - 93; j = - 78; k = i + j; a) Hãy tìm biểu diễn i j dạng nhị phân theo mã bù hai b) Tính k theo nhị phân cho biết kết k nhận dạng thập phân Giải thích có kết 4.2 Biểu diễn số thực sau dạng số dấu phẩy động IEEE754-2008 32-bit: a) - 46.5 b) + 1/32 CuuDuongThanCong.com https://fb.com/tailieudientucntt Bài tập chương 5: Câu 5.1 Cho đoạn chương trình hợp ngữ MIPS sau: lui ori sll add andi $s0, 0x4050 $s0, $s0, 251 $s1, $s0, 4 $s2, $s0, $s1 $s3, $s1, 0x0FE7 Hãy xác định giá trị nội dung của các thanh ghi $s0, $s1, $s2, $s3 theo dạng Hexa sau khi thực hiện đoạn chương trình trên 5.1 Chuyển câu lệnh C sau dạng hợp ngữ MIPS Giả thiết biến f, g, h, i, j gán tương ứng ghi $s0, $s1, $s2, $s2, $s3, $s4; A B hai mảng liệu phần tử số nguyên 32-bit có địa sở tương ứng nằm ghi $s6 $s7 a f = - g - A[4] b B[8] = A[i-j] 5.2 Hãy viết lời giải thích cho lệnh đoạn chương trình hợp ngữ MIPS đây, chuyển đoạn chương trình sang câu lệnh C tương ứng Lời giải thích cho hợp ngữ cần sát với ý nghĩa câu lệnh C Giả thiết biến f, g, h, i, j gán tương ứng ghi $s0, $s1, $s2, $s2, $s3, $s4; A B hai mảng liệu phần tử số nguyên 32-bit có địa sở tương ứng nằm ghi $s6 $s7 a sll add add $s2, $s4, $s0, $s2, $s3 $s0, $s0, $s1 sll add sll add lw addi lw $t0, $t0, $t1, $t1, $t3, $t2, $t4, b CuuDuongThanCong.com $s0, $s6, $t0 $s1, $s7, $t1 0($t0) $t0, 0($t2) https://fb.com/tailieudientucntt add sw $t5, $t3, $t4 $t5, 0($t1) 5.3 Cho đoạn chương trình vòng lặp viết hợp ngữ MIPS sau đây: LOOP: addi add slt beq addi sll addi j $t1, $s2, $t2, $t2, $s2, $s2, $t1, LOOP $zero, $zero,$zero $zero, $t1 $zero, DONE $s2, $s2, $t1, -1 DONE: a Tính số lệnh thực chạy đoạn chương trình b Xác định giá trị ghi $s2 sau thực đoạn chương trình 5.4 Cho đoạn chương trình vòng lặp viết hợp ngữ MIPS sau đây: LOOP: slt $t2, bne $t2, j DONE ELSE: addi $s2, addi $t1, j LOOP DONE: $zero, $t1 $zero, ELSE $s2, $t1, -1 a Giả thiết ghi $t1, $s2 khởi tạo giá trị ban đầu $t1 = 18 , $s2 = 0, xác định giá trị ghi $s2 sau thực đoạn chương trình b Với vòng lặp hợp ngữ trên, giả sử ghi $t1 khởi tạo giá trị N (với N nguyên dương), xác định thực đoạn chương trình có lệnh thực hiện? 5.5 Cho đoạn mã C sau đây: while (i < 10) { M[i] = a + i; i += 1; } CuuDuongThanCong.com https://fb.com/tailieudientucntt Hãy dịch đoạn mã C thành đoạn mã hợp ngữ MIPS với số lệnh tối thiểu (yêu cầu không sử dụng lệnh giả) Trong M mảng liệu phần tử 32-bit Giả thiết giá trị i, a nằm ghi $s0, $s1 tương ứng, ghi $s2 chứa địa sở mảng M (Lưu ý: lệnh hợp ngữ cần viết lời giải thích) 5.6 Cho M mảng phần tử số nguyên có dấu 32-bit, có địa sở nằm ghi $s1 số phần tử mảng M cho ghi $s2 Viết đoạn chương trình hợp ngữ MIPS (yêu cầu không sử dụng lệnh giả) để tìm phần tử lớn mảng M cất vào ghi $t0 theo thuật giải viết C (Lưu ý: lời giải thích cho lệnh hợp ngữ cần mô tả sát với thuật giải) max = M[0]; for (i=1; i < n; i ++) { if ( M[i] > max ) max = M[i]; } CuuDuongThanCong.com https://fb.com/tailieudientucntt Bài tập chương 7: 7.1 Tăng số lượng từ gấp lần: Cho chip nhớ SRAM 4K x bit, thiết kế mô-đun nhớ 16K x bit 7.2 Tăng số lượng từ gấp lần: Cho chip nhớ SRAM 4K x bit, thiết kế mô-đun nhớ 32K x bit 7.3 Thiết kế kết hợp: Cho chip nhớ SRAM 4K x bit, thiết kế mô-đun nhớ 8K x bit 7.4 Hãy xem xét trường hợp tăng số lượng từ nhớ gấp lần, 5, 6, lần 7.5 Giả thiết máy tính có địa nhớ 32-bit đánh địa cho byte nhớ Bộ nhớ cache 128KiB tổ chức theo kiểu ánh xạ liên kết tập hợp 4-line Cache có tất 1024 Set từ S0 đến S1023 a Tính số bit cho trường địa truy nhập cache ? b Xác định byte nhớ có địa 0x003D02AF ánh xạ vào Set cache ? 7.6 Máy tính dùng 32 bit địa để đánh địa cho nhớ theo byte; bus liệu để kết nối với nhớ 32 bit Hãy cho biết a Số byte nhớ tối đa đánh địa ? Địa đầu địa cuối dạng Hexa ? b Hãy cho biết byte nhớ có địa sau 0x0FE12C3D, 0x10ABCD06 bố trí băng nhớ ? 7.7 Cho máy tính với 64Kbytes nhớ đánh địa theo byte, nhớ cache gồm 32 lines tổ chức ánh xạ trực tiếp, kích thước line bytes a Xác định số bit trường địa chỉ: Tag, Line, Word b Chỉ byte nhớ nhớ có địa cho nạp vào line cache: 0001 0001 0001 1011 1100 0011 0011 0100 1101 0000 1101 1101 1010 1010 1010 1010 c Giả thiết byte nhớ có địa 0001 1010 0001 1010 nạp vào cache, địa theo dạng nhị phân byte nhớ khác nạp với byte nhớ line CuuDuongThanCong.com https://fb.com/tailieudientucntt ... for (i=1; i < n; i ++) { if ( M[i] > max ) max = M[i]; } CuuDuongThanCong .com https://fb .com/ tailieudientucntt Bài tập chương 7: 7.1 Tăng số lượng từ gấp lần: Cho chip nhớ SRAM 4K x bit, thiết... lần 7.5 Giả thiết máy tính có địa nhớ 32-bit đánh địa cho byte nhớ Bộ nhớ cache 128KiB tổ chức theo kiểu ánh xạ liên kết tập hợp 4-line Cache có tất 1024 Set từ S0 đến S1023 a Tính số bit cho trường.. .Bài tập chương 5: Câu 5.1 Cho đoạn chương trình hợp ngữ MIPS sau: lui ori sll add andi $s0, 0x4050 $s0, $s0, 251 $s1, $s0, 4 $s2, $s0, $s1 $s3, $s1, 0x0FE7 Hãy xác định giá trị nội dung của các thanh ghi $s0, $s1, $s2, $s3 theo dạng Hexa