Chương 3: Flip-Flop CHƯƠNG 3: FLIP- FLOP 3.1 FLIP FLOP Mạch flipflop (FF) mạch dao động đa hài lưỡng ổn tức mạch tạo sóng vng có hai trạng thái ổn định Trạng thái FF thay đổi có xung đồng hồ tác động Một FF thường có: - Một hai ngã vào liệu, ngõ vào xung C K có ngõ vào với chức khác - Hai ngõ ra, thường ký hiệu Q (ngõ chính) Q (ngõ phụ) Người ta thường dùng trạng thái ngã để trạng thái FF Nếu hai ngõ có trạng thái giống ta nói FF trạng thái cấm Flipflop tạo nên từ mạch chốt (latch) Điểm khác biệt mạch chốt FF là: FF chịu tác động xung đồng hồ mạch chốt khơng Người ta gọi tên FF khác cách dựa vào tên ngõ vào liệu chúng 3.1.1 Chốt RS 4.1.1.1 Chốt RS tác động mức cao: (H 4.1) chốt RS có ngõ vào R S tác động mức cao (H 3.1) Các trạng thái logic mạch cho bảng 4.1: (Đối với mạch chốt khơng có tác động xung đồng hồ nên ta hiểu trạng thái trước trạng thái giả sử, trạng thái sau trạng thái mạch ổn định) R 0 S 0 Q Q+ 0 Tác dụng nhớ 1 Q+= Q 1 Đặt (Set) R 0 S Q+ Q Chương 3: Flip-Flop 1 1 0 1 1 1 1 Q+=1 0 Đặt lại (Reset) 0 Q+=0  Q+= Q +=0 (Cấm)  1 Cấm - Khi R=S=0 (cả ngã vào không tác động), ngõ không đổi trạng thái - Khi R=0 S=1 (ngã vào S tác động), chốt Set (tức đặt Q+=1) - Khi R=1 S=0 (ngã vào R tác động), chốt Reset (tức đặt lại Q+=0) - Khi R=S=1 (cả ngã vào tác động), chốt rơi vào trạng thái cấm 3.1.1.2 Chốt RS tác động mức thấp: (H 4.2) chốt RS có ngã vào R S tác động mức thấp Các trạng thái logic cho Bảng 3.3 S 0 1 (H 3.2) R 1 Q+ Cấm Q Bảng 3.3 Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào cổng đảo ngõ vào mạch (H 3.2) (H 3.3) (H 3.4a) ký hiệu chốt RS tác động cao (H 3.4b) chốt RS tác động thấp Chương 3: Flip-Flop (a) (b) (H 3.4) 3.1.2 Flip Flop RS Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung C K cho chốt RS ta FF RS (H 4.5a) FF RS có ngã vào R, S xung đồng hồ C K tác động mức cao (a) (H 3.5) (b) Hoạt động FF (H 3.5a) cho Bảng thật: (Bảng 3.4) CK 1 1 Vào S x 0 1 R x 1 Ra Q+ Q Q Cấm Bảng 3.4 Để có FF RS có xung đồng hồ tác động thấp cần thêm cổng đảo cho ngã vào CK (H 3.5b) Ta có bảng thật giống Bảng 3.4, trừ ngõ vào CK phải đảo lại 3.1.2.1 Flipflop RS có ngã vào Preset Clear: Tính chất FF có trạng thái ngã mở máy Trong nhiều trường hợp, cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào Preset (đặt trước Q=1) Clear (Xóa Chương 3: Flip-Flop Q=0), mạch có dạng (H 3.6a) (H 3.6b) ký hiệu FF RS có ngã vào Preset Clear tác động mức thấp (a) (H 3.6) (b) Thay cổng NAND cuối hai cổng NAND ngõ vào, ta FF RS có ngã vào Preset (Pr) Clear (Cl) - Khi ngõ Pr xuống thấp (tác động) ngã Cl lên cao ngõ Q lên cao bất chấp ngã vào lại - Khi ngã Cl xuống thấp (tác động) ngã Pr lên cao ngõ Q xuống thấp bất chấp ngõ vào lại - Ngồi ngõ vào Pr Cl đưa ngã vào cổng AND, nơi đưa tín hiệu CK vào, mục đích việc làm ngã vào Pr Cl tác động mức thấp tín hiệu khóa cổng AND này, vơ hiệu hóa tác dụng xung CK Bảng thật FF RS có Preset Clear (tác động thấp) cho bảng 3.5 Pr 0 1 1 1 Cl 1 1 1 CK x x x 1 1 S R Q+ x x Cấm x x x x x x Q 0 Q 1 1 Cấm Bảng 3.5 Lưu ý: Trên bảng 4.5, dòng thứ tương ứng với trạng thái cấm hai ngã vào Pr Cl đồng thời mức tác động, cổng NAND cuối đóng, nên Q+=Q=1 3.1.2.2 Flipflop RS chủ tớ: Chương 3: Flip-Flop Kết nối thành chuỗi hai FF RS với hai ngã vào xung C K hai FF có mức tác động trái ngược nhau, ta FF chủ tớ (H 4.7) (H 3.7) Hoạt động FF giải thích sau: - Do CKS tầng tớ đảo CKM = CK tầng chủ nên CK=1, tầng chủ giao hốn tầng tớ ngưng Trong khoảng thời gian này, liệu từ ngã vào R S đưa ổn định ngã R’ S’ tầng chủ, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q (H 4.8) (H 34.8) - Đối với trường hợp R = S =1 C K=1 R’= S’ =1, C K xuống thấp hai ngã xuống thấp, mạch khỏi trạng thái cấm, S’ hay R’ xuống thấp trước khơng đốn trước nên mạch rơi vào trạng thái bất định, nghĩa Q + =1 =0, khác với Q + Ta có bảng thật: S R CK Q+ 0 ↓ Q ↓ ↓ 1 ↓ Bất định Tóm lại, FF RS chủ tớ thoát khỏi trạng thái cấm rơi vào trạng thái bất định, đồng thời ta FF có ngã vào xung đồng hồ tác động cạnh xuống tín hiệu CK Chương 3: Flip-Flop Để có FF RS có ngã vào xung đồng hồ tác động cạnh lên tín hiệu CK ta dời cổng NOT đến ngã vào FF chủ cho tín hiệu C K vào thẳng FF tớ Mặc dù thoát khỏi trạng thái cấm FF RS chủ tớ trạng thái bất định nên người ta sử dụng FF RS trường hợp R=S 3.1.3 Flipflop JK FF JK tạo từ FF RS theo sơ đồ (H 3.9a) (a) (b) (H 3.9) (H 3.9b) ký hiệu FF JK có ngõ vào Pr Cl tác động thấp Bảng thật 3.7 (Để đơn giản, ta bỏ qua ngã vào Pr Cl) J K Q Q S=J Q 0 0 1 1 0 1 0 1 1 1 1 1 0 0 1 R=K Q 0 0 CK Q+ J K CK Q+ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ Q Q Q=0 Q=1 0 1 1 ↓ ↓ ↓ ↓ Q Bảng 3.7 Bảng 3.8 Bảng 4.8 bảng rút gọn, suy từ bảng 4.7 Kết từ bảng 4.8 cho thấy: FF JK thoát khỏi trạng thái cấm thay vào trạng thái đảo (khi J=K=1 Q+= Q ) Người ta lợi dụng trạng thái đảo để thiết kế mạch đếm 3.1.4 FlipFlop D Q Chương 3: Flip-Flop Thiết kế từ FF RS (hoặc JK) cách nối cổng đảo từ S qua R (hoặc từ J qua K) Dữ liệu đưa vào ngõ S (J) mà gọi ngõ vào D (H 3.10a&b) bảng 4.9 cho thấy trạng thái FF, cụ thể có xung CK tác động liệu từ ngõ vào xuất ngõ (a) D CK Q+ ↓ ↓ Bảng 3.9 (b) (H 3.10) (c) T CK Q+ ↓ Q Q ↓ Bảng 3.10 3.1.5 FlipFlop T Nối chung hai ngõ vào J K FF JK ta FF T (H 3.10c) Tính chất FF T thể bảng thật 4.10: - Khi T=0, FF không đổi trạng thái dù có tác động CK - Khi T=1, FF đổi trạng thái lần có xung CK tác động 3.1.6 Mạch chốt D Mạch chốt D hoạt động giống FF D, khác điểm ngã vào xung đồng hồ CK thay ngã vào cho phép G, tác động mức không cạnh (H 3.11) Bảng 3.11 (H 3.11) Bảng 3.11