Đang tải... (xem toàn văn)
BÁO CÁO, Tổng quan về, vi điều khiển PIC
Tổng quan vi điều khiển MỤC LỤC CHƯƠNG TỔNG QUAN VỀ VI ĐIỀU KHIỂN PIC 1.1 PIC LÀ GÌ ?? 1.2 TẠI SAO LÀ PIC MÀ KHÔNG LÀ CÁC HỌ VI ĐIỀU KHIỂN KHÁC?? 1.3 KIẾN TRÚC PIC 1.4 RISC VÀ CISC 1.5 PIPELINING 1.6 CÁC DÒNG PIC VÀ CÁCH LỰA CHỌN VI ĐIỀU KHIỂN PIC 1.7 NGÔN NGỮ LẬP TRÌNH CHO PIC 1.8 MẠCH NẠP PIC 1.9 BOOTLOADER VÀ ICP (In Circuit Programming) CHƯƠNG VI ĐIỀU KHIỂN PIC16F877A 2.1 SƠ ĐỒ CHÂN VI ĐIỀU KHIỂN PIC16F877A 2.2 MỘT VÀI THÔNG SỐ VỀ VI ĐIỀU KHIỂN PIC16F877A 2.3 SƠ ĐỒ KHỐI VI ĐIỀU KHIỂN PIC16F877A 2.4 TỔ CHỨC BỘ NHỚ 2.4.1 BỘ NHỚ CHƯƠNG TRÌNH 2.4.2 BỘ NHỚ DỮ LIỆU 2.4.2.1 THANH GHI CHỨC NĂNG ĐẶC BIỆT SFR 2.4.2.2 THANH GHI MỤC ĐÍCH CHUNG GPR 2.4.3 STACK 2.5 CÁC CỔNG XUẤT NHẬP CỦA PIC16F877A 2.5.1 PORTA 2.5.2 PORTB 2.5.3 PORTC 2.5.4 PORTD 2.5.5 PORTE 2.6 TIMER 2.7 TIMER1 2.8 TIMER2 2.9 ADC 2.10 COMPARATOR 2.10.1 BOÄ TẠO ĐIỆN ÁP SO SÁNH 2.11 CCP 2.12 GIAO TIẾP NỐI TIẾP 1.12.1 USART 2.12.1.1 USART BẤT ĐỒNG BỘ 2.12.1.1.1 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART BẤT ĐỒNG BỘ 2.12.1.1.2 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART BẤT ĐỒNG BỘ 2.12.1.1.2 USART ĐỒNG BỘ 2.12.1.2.1 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ MASTER MODE 2.12.1.2.2 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ MASTER MODE 2.12.1.2.3 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ SLAVE MODE 2.12.1.2.4 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ SLAVE MODE 2.12.2 MSSP 2.12.2.1 SPI 2.12.2.1.1 SPI MASTER MODE 2.12.2.1.2 SPI SLAVE MODE 2.12.2.2 I2C 2.12.2.2.1 I2C SLAVE MODE 2.12.2.2.2 I2C MASTER MODE 2.13 CỔNG GIAO TIẾP SONG SONG PSP (PARALLEL SLAVE PORT) 2.14 TỔNG QUAN VỀ MỘT SỐ ĐẶC TÍNH CỦA CPU 2.14.1 CONFIGURATION BIT 2.14.2 CÁC ĐẶC TÍNH CỦA OSCILLATOR 2.14.3 CÁC CHẾ ĐỘRESET 2.14.4 NGẮT (INTERRUPT) 2.14.4.1 NGẮT INT 2.14.4.2 NGẮT DO SỰ THAY ĐỔI TRẠNG THÁI CÁC PIN TRONG PORTB 2.14.5 WATCHDOG TIMER (WDT) 2.14.6 CHẾ ĐỘ SLEEP 2.14.6.1 “ĐÁNH THỨC” VI ĐIỀU KHIỂN CHƯƠNG TẬP LỆNH CỦA VI ĐIỀU KHIỂN PIC 3.1 VÀI NÉT SƠ LƯC VỀ TẬP LỆNH CỦA VI ĐIỀU KHIỂN PIC 3.2 TẬP LỆNH CỦA VI ĐIỀU KHIỂN PIC 3.3 CẤU TRÚC CỦA MỘT CHƯƠNG TRÌNH ASSEMBLY VIẾT CHO VI ĐIỀU KHIỂN PIC CHƯƠNG MỘT SỐ ỨNG DỤNG CỤ THỂ CỦA PIC16F877A 4.1 ĐIỀU KHIỂN CÁC PORT I/O 4.1.1 CHƯƠNG TRÌNH DELAY 4.1.2 MỘT SỐ ỨNG DỤNG VỀ ĐẶC TÍNH I/O CỦA CÁC PORT ĐIỀU KHIỂN 4.2 VI ĐIỀU KHIỂN PIC16F877A VÀ IC GHI DỊCH 74HC595 4.3 PIC16F877A VÀ LED ĐOẠN 4.4 NGẮT VÀ CẤU TRÚC CỦA MỘT CHƯƠNG TRÌNH NGẮT 4.5 TIMER VÀ ỨNG DỤNG 4.5.1 TIMER VÀ HOẠT ĐỘNG ĐỊNH THỜI PHỤ LỤC SƠ ĐỒ KHỐI CÁC PORT CỦA VI ĐIỀU KHIỂN PIC16F877A PHỤ LỤC THANH GHI SFR (SPECIAL FUNCTION REGISTER) CHƯƠNG TỔNG QUAN VỀ VI ĐIỀU KHIỂN PIC 1.1 PIC LÀ GÌ ?? PIC viết tắt “Programable Intelligent Computer”, tạm dòch “máy tính thông minh khả trình” hãng Genenral Instrument đặt tên cho vi điều khiển họ: PIC1650 thiết kế để dùng làm thiết bò ngoại vi cho vi điều khiển CP1600 Vi điều khiển sau nghiên cứu phát triển thêm từ hình thành nên dòng vi điều khiển PIC ngày 1.2 TẠI SAO LÀ PIC MÀ KHÔNG LÀ CÁC HỌ VI ĐIỀU KHIỂN KHÁC?? Hiện thò trường có nhiều họ vi điều khiển 8051, Motorola 68HC, AVR, ARM, Ngoài họ 8051 hướng dẫn cách môi trường đại học, thân người viết chọn họ vi điều khiển PIC để mở rộng vốn kiến thức phát triển ứng dụng công cụ nguyên nhân sau: Họ vi điều khiển tìm mua dễ dàng thò trường Việt Nam Giá thành không đắt Có đầy đủ tính vi điều khiển hoạt động độc lập Là bổ sung tốt kiến thức ứng dụng cho họ vi điều khiển mang tính truyền thống: họ vi điều khiển 8051 Số lượng người sử dụng họ vi điều khiển PIC Hiện Việt Nam giới, họ vi điều khiển sử dụng rộng rãi Điều tạo nhiều thuận lợi trình tìm hiểu phát triển ứng dụng như: số lượng tài liệu, số lượng ứng dụng mở phát triển thành công, dễ dàng trao đổi, học tập, dễ dàng tìm dẫn gặp khó khăn,… Sự hỗ trợ nhà sản xuất trình biên dòch, công cụ lập trình, nạp chương trình từ đơn giản đến phức tạp,… Các tính đa dạng vi điều khiển PIC, tính không ngừng phát triển 1.3 KIẾN TRÚC PIC Cấu trúc phần cứng vi điều khiển thiết kế theo hai dạng kiến trúc: kiến trúc Von Neuman kiến trúc Havard Hình 1.1: Kiến trúc Havard kiến trúc Von-Neuman Tổ chức phần cứng PIC thiết kế theo kiến trúc Havard Điểm khác biệt kiến trúc Havard kiến trúc Von-Neuman cấu trúc nhớ liệu nhớ chương trình Đối với kiến trúc Von-Neuman, nhớ liệu nhớ chương trình nằm chung nhớ, ta tổ chức, cân đối cách linh hoạt nhớ chương trình nhớ liệu Tuy nhiên điều có ý nghóa tốc độ xử lí CPU phải cao, với cấu trúc đó, thời điểm CPU tương tác với nhớ liệu nhớ chương trình Như nói kiến trúc Von-Neuman không thích hợp với cấu trúc vi điều khiển Đối với kiến trúc Havard, nhớ liệu nhớ chương trình tách thành hai nhớ riêng biệt Do thời điểm CPU tương tác với hai nhớ, tốc độ xử lí vi điều khiển cải thiện đáng kể Một điểm cần ý tập lệnh kiến trúc Havard tối ưu tùy theo yêu cầu kiến trúc vi điều khiển mà không phụ thuộc vào cấu trúc liệu Ví dụ, vi điều khiển dòng 16F, độ dài lệnh 14 bit (trong liệu tổ chức thành byte), kiến trúc Von-Neuman, độ dài lệnh bội số byte (do liệu tổ chức thành byte) Đặc điểm minh họa cụ thể hình 1.1 1.4 RISC CISC Như trình bày trên, kiến trúc Havard khái niệm so với kiến trúc VonNeuman Khái niệm hình thành nhằm cải tiến tốc độ thực thi vi điều khiển Qua việc tách rời nhớ chương trình nhớ liệu, bus chương trình bus liệu, CPU lúc truy xuất nhớ chương trình nhớ liệu, giúp tăng tốc độ xử lí vi điều khiển lên gấp đôi Đồng thời cấu trúc lệnh không phụ thuộc vào cấu trúc liệu mà linh động điều chỉnh tùy theo khả tốc độ vi điều khiển Và để tiếp tục cải tiến tốc độ thực thi lệnh, tập lệnh họ vi điều khiển PIC thiết kế cho chiều dài mã lệnh cố đònh (ví dụ họ 16Fxxxx chiều dài mã lệnh 14 bit) cho phép thực thi lệnh chu kì xung clock ( ngoại trừ số trường hợp đặc biệt lệnh nhảy, lệnh gọi chương trình … cần hai chu kì xung đồng hồ) Điều có nghóa tập lệnh vi điều khiển thuộc cấu trúc Havard lệnh hơn, ngắn hơn, đơn giản để đáp ứng yêu cầu mã hóa lệnh số lượng bit đònh Vi điều khiển tổ chức theo kiến trúc Havard gọi vi điều khiển RISC (Reduced Instruction Set Computer) hay vi điều khiển có tập lệnh rút gọn Vi điều khiển thiết kế theo kiến trúc Von-Neuman gọi vi điều khiển CISC (Complex Instruction Set Computer) hay vi điều khiển có tập lệnh phức tạp mã lệnh số cố đònh mà bội số bit (1 byte) 1.5 PIPELINING Đây chế xử lí lệnh vi điều khiển PIC Một chu kì lệnh vi điều khiển bao gồm xung clock Ví dụ ta sử dụng oscillator có tần số MHZ, xung lệnh có tần số MHz (chu kì lệnh us) Giả sử ta có đoạn chương trình sau: MOVLW 55h MOVWF PORTB CALL SUB_1 BSF PORTA,BIT3 instruction @ address SUB_1 Ở ta bàn đến qui trình vi điều khiển xử lí đoạn chương trình thông qua chu kì lệnh Quá trình thực thi sau: Hình 1.2: Cơ chế pipelining TCY0: đọc lệnh TCY1: thực thi lệnh 1, đọc lệnh TCY2: thực thi lệnh 2, đọc lệnh TCY3: thực thi lệnh 3, đọc lệnh TCY4: lệnh lệnh thực thi theo qui trình thực thi chương trình (lệnh thực thi phải lệnh label SUB_1) nên chu thi lệnh dùng để đọc lệnh label SUB_1 Như xem lênh cần chu kì xung clock để thực thi TCY5: thực thi lệnh SUB_1 đọc lệnh SUB_1 Quá trình thực tương tự cho lệnh chương trình Thông thường, để thực thi lệnh, ta cần chu kì lệnh để gọi lệnh đó, chu kì xung clock để giải mã thực thi lệnh Với chế pipelining trình bày trên, lệnh xem thực thi chu kì lệnh Đối với lệnh mà trình thực thi làm thay đổi giá trò ghi PC (Program Counter) cần hai chu kì lệnh để thực thi phải thực việc gọi lệnh đòa ghi PC tới Sau xác đònh vò trí lệnh ghi PC, lệnh cần chu kì lệnh để thực thi xong 1.6 CÁC DÒNG PIC VÀ CÁCH LỰA CHỌN VI ĐIỀU KHIỂN PIC Các kí hiệu vi điều khiển PIC: PIC12xxxx: độ dài lệnh 12 bit PIC16xxxx: độ dài lệnh 14 bit PIC18xxxx: độ dài lệnh 16 bit C: PIC có nhớ EPROM (chỉ có 16C84 EEPROM) F: PIC có nhớ flash LF: PIC có nhớ flash hoạt động điện áp thấp LV: tương tự LF, kí hiệu cũ Bên cạnh số vi điệu khiển có kí hiệu xxFxxx EEPROM, có thêm chữ A cuối flash (ví dụ PIC16F877 EEPROM, PIC16F877A flash) Ngoài có thêm dòng vi điều khiển PIC dsPIC Ở Việt Nam phổ biến họ vi điều khiển PIC hãng Microchip sản xuất Cách lựa chọn vi điều khiển PIC phù hợp: Trước hết cần ý đến số chân vi điều khiển cần thiết cho ứng dụng Có nhiều vi điều khiển PIC với số lượng chân khác nhau, chí có vi điều khiển có chân, có vi điều khiển 28, 40, 44, … chân Cần chọn vi điều khiển PIC có nhớ flash để nạp xóa chương trình nhiều lần Tiếp theo cần ý đến khối chức tích hợp sẵn vi điều khiển, chuẩn giao tiếp bên Sau cần ý đến nhớ chương trình mà vi điều khiển cho phép Ngoài thông tin cách lựa chọn vi điều khiển PIC tìm thấy sách “Select PIC guide” nhà sản xuất Microchip cung cấp 1.7 NGÔN NGỮ LẬP TRÌNH CHO PIC Ngôn ngữ lập trình cho PIC đa dạng Ngôn ngữ lập trình cấp thấp có MPLAB (được cung cấp miễn phí nhà sản xuất Microchip), ngôn ngữ lập trình cấp cao bao gồm C, Basic, Pascal, … Ngoài có số ngôn ngữ lập trình phát triển dành riêng cho PIC PICBasic, MikroBasic,… 1.8 MẠCH NẠP PIC Đây dòng sản phẩm đa dạng dành cho vi điều khiển PIC Có thể sử dụng mạch nạp cung cấp nhà sản xuất hãng Microchip như: PICSTART plus, MPLAB ICD 2, MPLAB PM 3, PRO MATE II Có thể dùng sản phẩm để nạp cho vi điều khiển khác thông qua chương trình MPLAB Dòng sản phẩm thống có ưu nạp cho tất vi điều khiển PIC, nhiên giá thành cao thường gặp nhiều khó khăn trình mua sản phẩm Ngoài tính cho phép nhiều chế độ nạp khác nhau, có nhiều mạch nạp thiết kế dành cho vi điều khiển PIC Có thể sơ lược số mạch nạp cho PIC sau: JDM programmer: mạch nạp dùng chương trình nạp Icprog cho phép nạp vi điều khiển PIC có hỗ trợ tính nạp chương trình điện áp thấp ICSP (In Circuit Serial Programming) Hầu hết mạch nạp hỗ trợ tính nạp chương trình WARP-13A MCP-USB: hai mạch nạp giống với mạch nạp PICSTART PLUS nhà sản xuất Microchip cung cấp, tương thích với trình biên dòch MPLAB, nghóa ta trực tiếp dùng chương trình MPLAB để nạp cho vi điều khiển PIC mà không cần sử dụng chương trình nạp khác, chẳng hạn ICprog P16PRO40: mạch nạp Nigel thiết kế tiếng Ông thiết kế chương trình nạp, nhiên ta sử dụng chương trình nạp Icprog Mạch nạp Universal Williem: mạch nạp chuyên dụng dành cho PIC P16PRO40 Các mạch nạp kể có ưu điểm lớn đơn giản, rẻ tiền, hoàn toàn tự lắp ráp cách dễ dàng, thông tin sơ đồ mạch nạp, cách thiết kế, thi công, kiểm tra chương trình nạp dễ dàng tìm download miễn phí thông qua mạng Internet Tuy nhiên mạch nạp có nhược điểm hạn chế số vi điều khiển hỗ trợ, bên cạnh mạch nạp cần sử dụng với chương trình nạp thích hợp 1.9 BOOTLOADER VÀ ICP (In Circuit Programming) CHƯƠNG VI ĐIỀU KHIỂN PIC16F877A 2.1 SƠ ĐỒ CHÂN VI ĐIỀU KHIỂN PIC16F877A Hình 2.1 Vi điều khiển PIC16F877A/PIC16F874A dạng sơ đồ chân 2.2 MỘT VÀI THÔNG SỐ VỀ VI ĐIỀU KHIỂN PIC16F877A Đây vi điều khiển thuộc họ PIC16Fxxx với tập lệnh gồm 35 lệnh có độ dài 14 bit Mỗi lệnh thực thi chu kì xung clock Tốc độ hoạt động tối đa cho phép 20 MHz với chu kì lệnh 200ns Bộ nhớ chương trình 8Kx14 bit, nhớ liệu 368x8 byte RAM nhớ liệu EEPROM với dung lượng 256x8 byte Số PORT I/O với 33 pin I/O Các đặc tính ngoại vi bao gồmcác khối chức sau: Timer0: đếm bit với chia tần số bit Timer1: đếm 16 bit với chia tần số, thực chức đếm dựa vào xung clock ngoại vi vi điều khiển hoạt động chế độ sleep Timer2: đếm bit với chia tần số, postcaler Hai Capture/so sánh/điều chế độ rông xung Các chuẩn giao tiếp nối tiếp SSP (Synchronous Serial Port), SPI I2C Chuẩn giao tiếp nối tiếp USART với bit đòa Cổng giao tiếp song song PSP (Parallel Slave Port) với chân điều khiển RD, WR, CS bên Các đặc tính Analog: kênh chuyển đổi ADC 10 bit Hai so sánh Bên cạnh vài đặc tính khác vi điều khiển như: Bộ nhớ flash với khả ghi xóa 100.000 lần Bộ nhớ EEPROM với khả ghi xóa 1.000.000 lần Dữ liệu nhớ EEPROM lưu trữ 40 năm Khả tự nạp chương trình với điều khiển phần mềm Nạp chương trình mạch điện ICSP (In Circuit Serial Programming) thông qua chân Watchdog Timer với dao động Chức bảo mật mã chương trình Chế độ Sleep Có thể hoạt động với nhiều dạng Oscillator khác 2.3 SƠ ĐỒ KHỐI VI ĐIỀU KHIỂN PIC16F877A Hình 2.2 Sơ đồ khối vi điều khiển PIC16F877A 2.4 TỔ CHỨC BỘ NHỚ Cấu trúc nhớ vi điều khiển PIC16F877A bao gồm nhớ chương trình (Program memory) nhớ liệu (Data Memory) 2.4.1 BỘ NHỚ CHƯƠNG TRÌNH Bộ nhớ chương trình vi điều khiển PIC16F877A nhớ flash, dung lượng nhớ 8K word (1 word = 14 bit) phân thành nhiều trang (từ page0 đến page 3) Như nhớ chương trình có khả chứa 8*1024 = 8192 lệnh (vì lệnh sau mã hóa có dung lượng word (14 bit) Để mã hóa đòa 8K word nhớ chương trình, đếm chương trình có dung lượng 13 bit (PC) Khi vi điều khiển reset, đếm chương trình đến đòa 0000h (Reset vector) Khi có ngắt xảy ra, đếm chương trình đến đòa 0004h (Interrupt vector) Bộ nhớ chương trình không bao gồm nhớ stack không đòa hóa đếm chương trình Bộ nhớ stack đề cập cụ thể phần sau 2.4.2 BỘ NHỚ DỮ LIỆU Hình 2.3 Bộ nhớ chương trình PIC16F877A Bộ nhớ liệu PIC nhớ EEPROM chia làm nhiều bank Đối với PIC16F877A nhớ liệu chia làm bank Mỗi bank có dung lượng 128 byte, bao gồm ghi có chức đặc biệt SFG (Special Function Register) nằm vùng đòa thấp ghi mục đích chung GPR (General Purpose Register) nằm vùng đòa lại bank Các ghi SFR thường xuyên sử dụng (ví dụ ghi STATUS) đặt tất cà bank nhớ liệu giúp thuận tiện trình truy xuất làm giảm bớt lệnh chương trình Sơ đồ cụ thể nhớ liệu PIC16F877A sau: Hình 2.4 Sơ đồ nhớ liệu PIC16F877A 2.4.2.1 THANH GHI CHỨC NĂNG ĐẶC BIỆT SFR Đây ghi sử dụng CPU dùng để thiết lập điều khiển khối chức tích hợp bên vi điều khiển Có thể phân ghi SFR làm hai lọai: ghi SFR liên quan đến chức bên (CPU) ghi SRF dùng để thiết lập điều khiển khối chức bên (ví dụ ADC, PWM, …) Phần đề cập đến ghi liên quan đến chức bên Các ghi dùng để thiết lập điều khiển khối chức nhắc đến ta đề cập đến khối chức Chi tiết ghi SFR liệt kê cụ thể bảng phụ lục Thanh ghi STATUS (03h, 83h, 103h, 183h):thanh ghi chứa kết thực phép toán khối ALU, trạng thái reset bit chọn bank cần truy xuất nhớ liệu Thanh ghi OPTION_REG (81h, 181h): ghi cho phép đọc ghi, cho phép điều khiển chức pull-up chân PORTB, xác lập tham số xung tác động, cạnh tác động ngắt ngoại vi đếm Timer0 Thanh ghi INTCON (0Bh, 8Bh,10Bh, 18Bh):thanh ghi cho phép đọc ghi, chứa bit điều khiển bit cờ hiệu timer0 bò tràn, ngắt ngoại vi RB0/INT ngắt interrputon-change chân PORTB Thanh ghi PIE1 (8Ch): chứa bit điều khiển chi tiết ngắt khối chức ngoại vi Thanh ghi PIR1 (0Ch) chứa cờ ngắt khối chức ngoại vi, ngắt cho phép bit điều khiển chứa ghi PIE1 Thanh ghi PIE2 (8Dh): chứa bit điều khiển ngắt khối chức CCP2, SSP bus, ngắt so sánh ngắt ghi vào nhớ EEPROM Thanh ghi PIR2 (0Dh): chứa cờ ngắt khối chức ngoại vi, ngắt cho phép bit điều khiển chứa ghi PIE2 Thanh ghi PCON (8Eh): chứa cờ hiệu cho biết trạng thái chế độ reset vi điều khiển 2.4.2.2 THANH GHI MỤC ĐÍCH CHUNG GPR Các ghi truy xuất trực tiếp gián tiếp thông qua ghi FSG (File Select Register) Đây ghi liệu thông thường, người sử dụng tùy theo mục đích chương trình mà dùng ghi để chứa biến số, số, kết tham số phục vụ cho chương trình 2.4.3 STACK Stack không nằm nhớ chương trình hay nhớ liệu mà vùng nhớ đặc biệt không cho phép đọc hay ghi Khi lệnh CALL thực hay ngắt xảy làm chương trình bò rẽ nhánh, giá trò đếm chương trình PC tự động vi điều khiển cất vào stack Khi lệnh RETURN, RETLW hat RETFIE thực thi, giá trò PC tự động lấy từ stack, vi điều khiển thực tiếp chương trình theo qui trình đònh trước Bộ nhớ Stack vi điều khiển PIC họ 16F87xA có khả chứa đòa hoạt động theo chế xoay vòng Nghóa giá trò cất vào nhớ Stack lần thứ ghi đè lên giá trò cất vào Stack lần giá trò cất vào nhớ Stack lần thứ 10 ghi đè lên giá tri6 cất vào Stack lần thứ Cần ý cờ hiệu cho biết trạng thái stack, ta stack tràn Bên cạnh tập lệnh vi điều khiển dòng PIC lệnh POP hay PUSH, thao tác với nhớ stack hoàn toàn điều khiển CPU 2.5 CÁC CỔNG XUẤT NHẬP CỦA PIC16F877A Cổng xuất nhập (I/O port) phương tiện mà vi điều khiển dùng để tương tác với giới bên Sự tương tác đa dạng thông qua trình tương tác đó, chức vi điều khiển thể cách rõ ràng Một cổng xuất nhập vi điều khiển bao gồm nhiều chân (I/O pin), tùy theo cách bố trí chức vi điều khiển mà số lượng cổng xuất nhập số lượng chân cổng khác Bên cạnh đó, vi điều khiển tích hợp sẵn bên đặc tính giao tiếp ngoại vi nên bên cạnh chức cổng xuất nhập thông thường, số chân xuất nhập có thêm chức khác để thể tác động đặc tính ngoại vi nêu giới bên Chức chân xuất nhập cổng hoàn toàn xác lập điều khiển thông qua ghi SFR liên quan đến chân xuất nhập Vi điều khiển PIC16F877A có cổng xuất nhập, bao gồm PORTA, PORTB, PORTC, PORTD PORTE Cấu trúc chức cổng xuất nhập đề cập cụ thể phần sau 2.5.1 PORTA PORTA (RPA) bao gồm I/O pin Đây chân “hai chiều” (bidirectional pin), nghóa xuất nhập Chức I/O điều khiển ghi TRISA (đòa 85h) Muốn xác lập chức chân PORTA input, ta “set” bit điều khiển tương ứng với chân ghi TRISA ngược lại, muốn xác lập chức chân PORTA output, ta “clear” bit điều khiển tương ứng với chân ghi TRISA Thao tác hoàn toàn tương tự PORT ghi điều khiển tương ứng TRIS (đối với PORTA TRISA, PORTB TRISB, PORTC TRISC, PORTD TRISD vàđối với PORTE TRISE) Bên cạnh PORTA ngõ ADC, so sánh, ngõ vào analog ngõ vào xung clock Timer0 ngõ vào giao tiếp MSSP (Master Synchronous Serial Port) Đặc tính trình bày cụ thể phần sau Cấu trúc bên chức cụ thể chân PORTA trình bày cụ thể Phụ lục Các ghi SFR liên quan đến PORTA bao gồm: PORTA (đòa 05h) TRISA (đòa 85h) CMCON (đòa 9Ch) CVRCON (đòa 9Dh) : chứa giá trò pin PORTA : điều khiển xuất nhập : ghi điều khiển so sánh : ghi điều khiển so sánh điện áp ADCON1 (đòa 9Fh) : ghi điều khiển ADC Chi tiết ghi trình bày cụ thể phụ lục 2.5.2 PORTB PORTB (RPB) goàm pin I/O Thanh ghi điều khiển xuất nhập tương ứng TRISB Bên cạnh số chân PORTB sử dụng trình nạp chương trình cho vi điều khiển với chế độ nạp khác PORTB liên quan đến ngắt ngoại vi Timer0 PORTB tích hợp chức điện trở kéo lên điều khiển chương trình Cấu trúc bên chức cụ thể chân PORTB trình bày cụ thể Phụ lục Các ghi SFR liên quan đến PORTB bao gồm: PORTB (đòa 06h,106h) : chứa giá trò pin PORTB TRISB (đòa 86h,186h) : điều khiển xuất nhập OPTION_REG (đòa 81h,181h) : điều khiển ngắt ngoại vi Timer0 Chi tiết ghi trình bày cụ thể phụ lục 2.5.3 PORTC PORTC (RPC) gồm pin I/O Thanh ghi điều khiển xuất nhập tương ứng TRISC Bên cạnh PORTC chứa chân chức so sánh, Timer1, PWM chuẩn giao tiếp nối tiếp I2C, SPI, SSP, USART Cấu trúc bên chức cụ thể chân PORTC trình bày cụ thể Phụ lục Các ghi điều khiển liên quan đến PORTC: PORTC (đòa 07h) : chứa giá trò pin PORTC TRISC (đòa 87h) : điều khiển xuất nhập Chi tiết ghi trình bày cụ thể phụ lục 2.5.4 PORTD PORTD (RPD) gồm chân I/O, ghi điều khiển xuất nhập tương ứng TRISD PORTD cổng xuất liệu chuẩn giao tiếp PSP (Parallel Slave Port) Cấu trúc bên chức cụ thể chân PORTD trình bày cụ thể Phụ lục Các ghi liên quan đến PORTD bao gồm: Thanh ghi PORTD : chứa giá trò pin PORTD Thanh ghi TRISD : điều khiển xuất nhập Thanh ghi TRISE : điều khiển xuất nhập PORTE chuẩn giao tiếp PSP Chi tiết ghi trình bày cụ thể phụ lục 2.5.5 PORTE PORTE (RPE) gồm chân I/O Thanh ghi điều khiển xuất nhập tương ứng TRISE Các chân PORTE có ngõ vào analog Bên cạnh PORTE chân điều khiển chuẩn giao tiếp PSP Cấu trúc bên chức cụ thể chân PORTE trình bày cụ thể Phụ lục Các ghi liên quan đến PORTE bao gồm: PORTE : chứa giá trò chân PORTE TRISE : điều khiển xuất nhập xác lập thông số cho chuẩn giao tiếp PSP ADCON1 : ghi điều khiển khối ADC Chi tiết ghi trình bày cụ thể phụ lục 2.6 TIMER Đây ba đếm đònh thời vi điều khiển PIC16F877A Timer0 đếm bit kết nối với chia tần số (prescaler) bit Cấu trúc Timer0 cho phép ta lựa chọn xung clock tác động cạnh tích cực xung clock Ngắt Timer0 xuất Timer0 bò tràn Bit TMR0IE (INTCON) bit điều khiển Timer0 TMR0IE=1 cho phép ngắt Timer0 tác động, TMR0IF= không cho phép ngắt Timer0 tác động Sơ đồ khối Timer0 sau: Hình 2.5 Sơ đồ khối Timer0