này ñã hoạt ñộng cách ñúng ñắn Dựa vào kết mơ trình bày phân tích trên, đồng thời kết hợp với ñặc tả kỹ thuật yêu cầu ñã đặt phần mơ hình hố hệ thống Chương 3, kết luận hệ thống bus xây dựng nên hoạt động hồn tồn đắn Các chức hệ thống ñã ñược kiểm tra chứng tỏ hệ thống hoạt ñộng tốt, ñảm bảo ñược trình truyền liệu khơng bị mát Việc kiểm tra hoạt động logic hệ thống bus chứng tỏ hệ thống ñược xây dựng ñã sẵn sàng cho trình tổng hợp phần cứng 69 Footer Page 11 of 27 Header Page 12 of 27 Hình 40 Kết mơ với q trình truyền khối có phản hồi truyền ERROR 70 Footer Page 12 of 27 Header Page 13 of 27 4.3 ðánh giá hệ thống sau thực thi phần cứng Sau kiểm tra hoạt ñộng hệ thống mặt logic chứng tỏ ñược hệ thống ñã hoạt ñộng ñúng theo ñặc tả ñề ra, ta tiến hành tổng hợp logic (logic synthesis) Việc tổng hợp logic thiết kế ñược tiến hành phần mềm ISE 10.1 Foundation Suite Nếu trình tổng hợp khơng có lỗi xảy ra, ta tiếp tục thực bước gắn kết thư viện phần cứng (mapping), ñặt chỗ ñịnh tuyến (place and round) Tuy nhiên, để đảm bảo tính đắn thiết kế, sau bước ta lại tiếp tục thực q trình mơ kiểm chứng trình bày mục 4.1 Những kết thu sau q trình cho phép ước lượng ñược tài nguyên phần cứng cần phải sử dụng ñể xây dựng hệ thống bus vừa ñược thiết kế Tồn q trình thực thi phần cứng ñược thực chip FPGA dòng Virtex-4 XC4VLX40-12FF1148 hãng Xilinx để đáp ứng đủ số lượng ñệm chân vào (IOB) thiết kế Sau q trình tổng hợp, ta xác định số lượng xử lý logic ñược hệ thống sử dụng Số lượng xử lý ñược tổng hợp Bảng Ta thấy số lượng xử lý logic biểu diễn phần cấu trúc hệ thống bus ñược xây dựng Chẳng hạn, ta thấy số lượng cộng/trừ 32 bit ñược sử dụng nhiều ñể phục vụ cho việc tính tốn địa cần truyền bus chủ Trong số loại ghi ghi bit 32 bit sử dụng nhiều để chốt tín hiệu để nhớ tạm liệu ñọc liệu ghi Hệ thống sử dụng phân kênh 4-1 (32 bit) ñể phân kênh tín hiệu phản hồi bus liệu ñọc từ bus tớ bus chủ 71 Footer Page 13 of 27 Header Page 14 of 27 Bảng Số lượng xử lý logic ñược sử dụng hệ thống bus Bộ xử lý logic Bộ cộng/Bộ trừ Số lượng 19 Bộ cộng 32 bit Bộ trừ 32 bit Bộ cộng bit Bộ trừ bit Thanh ghi 57 Thanh ghi bit 23 Thanh ghi bit Thanh ghi bit Thanh ghi bit Thanh ghi bit Thanh ghi 16 bit Thanh ghi 32 bit 10 Bộ chốt Bộ chốt bit Bộ chốt bit Bộ chốt 32 bit Bộ so sánh Bộ so sánh lớn (32 bit) Bộ so sánh nhỏ (32 bit) Bộ phân kênh 4-1 (32 bit) Một thông số quan trọng thu sau q trình tổng hợp tần số hoạt động cực ñại hệ thống Thông số thu ñược thông qua việc ñánh giá thời gian tối thiểu cần thiết để tín hiệu đến ghi lấy mẫu ổn ñịnh Lưu ý ñây chưa phải tần số hoạt ñộng thực hệ thống, nhiên thơng số cho ta ước lượng gần tần số hoạt ñộng tối ña hệ 72 Footer Page 14 of 27  ... hệ thống bus vừa ñược thiết kế Tồn q trình thực thi phần cứng thực chip FPGA dòng Virtex-4 XC4VLX40-12FF1148 hãng Xilinx để đáp ứng đủ số lượng ñệm chân vào (IOB) thiết kế Sau trình tổng hợp,... đắn thiết kế, sau bước ta lại tiếp tục thực q trình mơ kiểm chứng trình bày mục 4.1 Những kết thu sau q trình cho phép ước lượng ñược tài nguyên phần cứng cần phải sử dụng ñể xây dựng hệ thống bus. ..Header Page 12 of 27 Hình 40 Kết mơ với q trình truyền khối có phản hồi truyền ERROR 70 Footer Page 12 of 27 Header Page 13 of 27 4.3 ðánh giá hệ thống sau thực thi phần cứng Sau kiểm tra