Đang tải... (xem toàn văn)
Bài giảng về 8051, khái niệm cơ bản thời gian thực và ứng dụng trong 8051. Mô tả có sử dụng vi điều khiển, kết hợp với những mạch tích hợp cảm biến hiện đại.Bài giảng về 8051, khái niệm cơ bản thời gian thực và ứng dụng trong 8051. Mô tả có sử dụng vi điều khiển, kết hợp với những mạch tích hợp cảm biến hiện đại.
Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC MỤC LỤC Chương 1: HỌ VI ĐIỀU KHIỂN 8051 1.1 Các vi điều khiển thuộc họ 8051 .7 1.2 Bộ vi điều khiển 8051 .9 1.2.1 Sơ đồ cấu tạo 1.2.2 Tổ chức nhớ 11 1.2.3 Các ghi 11 1.2.4 Bộ định thời 12 1.2.4.1 Thanh ghi điều khiển Timer TCON 12 1.2.4.2 Thanh ghi mode timer (TMOD) 12 1.2.4.3 Các mode cờ tràn 13 1.2.5 Tổ chức ngắt .14 1.2.5.1 Cho phép không cho phép ngắt: 14 1.2.5.2 Ưu tiên ngắt .15 1.2.5.3 Xử lý ngắt 16 1.2.5.4 Các vector ngắt 16 1.2.6 Truyền thông nối tiếp .17 1.2.6.1 Thanh ghi điều khiển truyền thông nối tiếp (SCON) 18 1.2.6.2 Hoạt động UART 19 1.2.6.3 Khởi động truy xuất ghi 19 1.2.6.4 Tốc độ Baud 20 1.3.1 Ngôn ngữ lập trình cho 8051 20 1.3.2 Giới thiệu phần mềm lập trình Keil C phần mềm mơ Proteus 21 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 1.3.2.1 Giới thiệu phần mềm lập trình Keil C .21 1.3.2.2 Lập trình 8051 với Keil C 22 1.3.2.3 Phần mềm mô Proteus 24 1.3.3 Lệnh số học, lệnh logic cổng vào 28 1.3.4 Bộ đếm, định thời 30 1.3.4.1 Các bước lập trình chế độ chế độ 30 1.3.4.2 Các bước lập trình cho chế độ 31 1.3.4.3 Một số điểm lưu ý 31 1.3.5 Lập trình truyền thơng nối tiếp 33 1.3.5.1 Lập trình 8051 để truyền liệu nối tiếp 33 1.3.5.2 Để lập trình 8051 nhận byte ký tự nối tiếp 34 1.3.6 Lập trình ngắt 34 1.3.6.1 Khai báo ngắt chương trình Keil 34 1.3.6.2 Lập trình ngắt định thời 34 1.3.6.3 Lập trình ngắt phần cứng bên 36 1.3.6.4 Lập trình ngắt truyền thơng nối tiếp 37 Chương 2: LÝ THUYẾT CƠ BẢN VỀ HỆ ĐIỀU KHIỂN THỜI GIAN THỰC 39 2.1 Khái niệm hệ thống thời gian thực 39 2.2 Phân loại hệ thời gian thực 39 2.3 Khái niệm hệ điều khiển thời gian thực 40 2.4 Cấu trúc hệ đo lường, điều khiển 41 2.4.1 Định nghĩa hệ đo lường, điều khiển 41 2.4.2 Các nguyên tắc điều khiển 42 Chương 3: LÝ THUYẾT CƠ BẢN VỀ HỆ ĐIỀU HÀNH THỜI GIAN THỰC 44 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Ngun BÀI GIẢNG MƠN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 3.1 Tổng quan hệ điều hành thời gian thực 44 3.1.1 Khái niệm hệ điều hành 44 3.1.2 Khái niệm hệ điều hành thời gian thực .44 3.1.3 Đặc điểm hệ điều hành thời gian thực 44 3.1.4 Phân loại hệ điều hành thời gian thực .46 3.1.4.1 Hệ điều hành thời gian thực nhỏ với mục đích thương mại .46 3.1.4.2 Hệ điều hành thời gian thực mở rộng tới Unix hệ điều hành khác 46 3.1.4.3 Các nhân cho mục đích nghiên cứu 46 3.2 Tổ chức hệ điều hành thời gian thực 47 3.2.1 Tiến trình 48 3.2.1.1 Khái niệm tiến trình 48 3.2.1.2 Phân loại tiến trình 48 3.2.1.3 Các trạng thái tiến trình .49 3.2.2 Nhân 53 3.2.2.1 Khái niệm nhân (Kernel) 53 3.2.2.2 Kiến trúc hạt nhân .53 3.2.2.3 Các chức nhân 54 3.2.2.4 Hạt nhân hệ điều hành thời gian thực 54 3.2.3 Tài nguyên găng – Miền găng 56 3.2.3.1 Tài nguyên găng (critical section) .56 3.2.3.2 Miền găng 57 3.2.4 Cấu trúc chia sẻ tài nguyên .57 3.2.5 Biểu lịch 59 3.2.5.1 Khái niệm xử lý đồng thời, xử lý đa nhiệm: 59 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 3.2.5.2 Khái niệm lập lịch .59 3.2.5.3 Các phương pháp lập lịch phổ biến 60 3.2.5.4 Đặc điểm lập lịch RTOS 61 3.2.6 Tác vụ ưu tiên, RPC (remote procedure calls) 62 3.2.7 Các ngắt 62 3.3 Hoạt động hệ điều hành thời gian thực .63 3.3.1 Chuyển mạch tác vụ chuyển mạch ngữ cảnh .63 3.3.2 Truyền tin Tiến trình IPC (interprocess communication) 65 Chương 4: HỆ ĐIỀU HÀNH THỜI GIAN THỰC CHO VI ĐIỀU KHIỂN 8051 69 4.1 Cấu trúc hệ điều hành thời gian thực RTX-Tiny cho vi điều khiển 8051 69 4.1.1 Giới thiệu hệ điều hành RTX-Tiny 69 4.1.2 Hoạt động hệ điều hành RTX-Tiny 69 4.1.3 Một số khái niệm điểm ý sử dụng hệ điều hành thời gian thực RTX - Tiny 70 4.2 Các hàm hệ điều hành thời gian thực điều hành RTX-Tiny 72 4.2.1 Hàm os_create_task 72 4.2.2 Hàm Os_delete_task 73 4.2.3 Hàm Os_send_signal 73 4.2.4 Hàm Os_clear_signal .73 4.2.5 Hàm Os_running_taskid 73 4.2.6 Hàm Os_wait 73 4.2.7 Os_waitl 73 4.2.8 Os_wait2 74 4.3 Xây dựng ứng dụng thời gian thực với 8051 74 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 4.3.1 Cấu trúc chương trình ứng dụng RTX51 Tiny 74 4.3.2 Một số ý xây dựng chương trình ứng dụng RTX51 Tiny .75 4.3.3 Một số ví dụ chương trình ứng dụng RTX51 Tiny 75 Chương 5: CÁC BỘ CHUYỂN ĐỔI TÍN HIỆU 78 5.1 Lý thuyết lấy mẫu tín hiệu 78 5.1.1 Định lý lấy mẫu 78 5.1.2 Lượng tử hóa mã hóa 78 5.1.3 Mạch lấy mẫu nhớ mẫu .79 5.2 Bộ chuyển đổi DAC 80 5.2.1 Giới thiệu chung chuyển đổi DAC 80 5.2.2 Các tiêu kỹ thuật chủ yếu DAC 81 5.2.2.1 Độ phân giải 81 5.2.2.2 Độ xác 82 5.2.2.3 Sai số lệch 83 5.2.2.4 Thời gian ổn định 83 5.2.2.5 Trạng thái đơn điệu 83 5.2.3 Phân loại 83 5.2.3.1 DAC dùng điện trở có trọng số nhị phân khuếch đại cộng .83 5.2.3.2 DAC R/2R ladder 85 5.2.3.3 DAC với đầu dòng 87 5.2.3.4 DAC điện trở hình T 88 5.3 Bộ chuyển đổi ADC 90 5.3.1 Giới thiệu chung chuyển đổi ADC 90 5.3.2 Các tiêu kỹ thuật chủ yếu ADC 91 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 5.3.3 Phân loại 91 5.3.3.1 ADC dạng sóng bậc thang 91 5.3.3.2 ADC liên tiếp - xấp xỉ 94 Chương 6: XÂY DỰNG HỆ XỬ LÝ THỜI GIAN THỰC 97 CHO ĐO LƯỜNG, ĐIỀU KHIỂN 97 6.1 Tổng quan bước xây dựng hệ xử lý thời gian thực .97 6.2 Mơ tả tốn 98 6.2.1 Lý thuyết thuật toán 98 6.2.1.1 Khái niệm thuật toán 98 6.2.1.2 Các đặc trưng thuật toán .99 6.2.1.3 Các phương pháp biểu diễn thuật toán .99 6.2.2 Giải thuật lập trình 100 6.3 Thiết kế hệ thống xử lý 101 6.4 Thiết kế mạch phần cứng 102 6.5 Xây dựng cài đặt phần mềm .103 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Chương 1: HỌ VI ĐIỀU KHIỂN 8051 1.1 Các vi điều khiển thuộc họ 8051 Vào năm 1981, hãng Intel giới thiệu số vi điều khiển gọi 8051 Bộ vi điều khiển có 128 byte RAM, 4K byte ROM chíp, hai định thời, cổng nối tiếp cổng (đều rộng bit) vào tất đặt chíp 8051 xử lý bit có nghĩa CPU làm việc với bit liệu thời điểm Dữ liệu lớn bit chia thành liệu bit xử lý 8051 có tất cổng vào I/O cổng rộng bit Hình 1.1 Một số vi điều khiển họ 8051 8051 trở nên phổ biến sau Intel cho phép nhà sản xuất khác sản xuất bán dạng biến 8051 mà họ thích với điều kiện họ phải để mã lại tương thích với 8051 Điều dẫn đến đời nhiều phiên 8051 với tốc độ khác dung lượng ROM chíp khác bán nhà sản xuất Điểm quan trọng có nhiều biến thể khác 8051 tốc độ dung lượng nhớ ROM chíp, tất lệnh chúng tương thích với 8051 ban đầu Việc có nghĩa lớn ta viết chương trình cho phiên chạy với phiên khác mà không phân biệt từ hãng sản xuất Đây yếu tố quan trọng giúp cho 8051 phổ biến ngày 8051 sản xuất nhiều dạng kiểu nhớ khác UV - PROM, Flash NV -RAM mà chúng có số đăng ký linh kiện khác Phiên UVPROM 8051 8751 Chíp 8751 có 4K byte nhớ UV-EPROM chíp Để sử dụng chíp để phát triển yêu cầu truy cập đến đốt PROM xoá UVEPROM để xoá nội dung nhớ UV-EPROM bên 8751 trước ta lập trình lại Do thực tế ROM chíp 8751 UV-EPROM nên cần phải 20 phút để xố 8751 trước lập trình trở lại Điều dẫn đến nhiều nhà sản xuất giới thiệu phiên Flash Rom NV-RAM 8051 Ngồi có nhiều phiên với tốc độ khác 8751 từ nhiều hãng khác Phiên Flash ROM bán nhiều hãng khác chẳng hạn Atmel corp với tên gọi AT89C51 Chíp 8051 phổ biến có ROM chíp dạng nhớ Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Flash Điều lý tưởng phát triển nhanh nhớ Flash xố vài giây nhanh nhiều so với 20 phút giống 8751 Còn phiên NV-RAM 8051 Dalas Semi Conductor cung cấp gọi DS5000 Bộ nhớ ROM chíp DS5000 dạng NV-RAM Khả đọc/ghi cho phép chương trình nạp vào ROM chíp hệ thống (khơng cần phải lấy ra) Điều thực thơng qua cổng nối tiếp máy tính IBM PC Việc nạp chương trình hệ thống (in-system) DS5000 thông qua cổng nối tiếp PC làm cho trở thành hệ thống phát triển chỗ lý tưởng Một điểm ưu việt NV-RAM khả thay đổi nội dung ROM theo byte thời điểm Điều tương phản với nhớ Flash EPROM mà nhớ chúng phải xoá trước lập trình lại cho chúng Ngồi có phiên OTP (khả trình lần) 8051 sản xuất nhiều hãng Các phiên Flash NV-RAM thường dùng để phát triển sản phẩm mẫu Khi sản phẩm thiết kế hoàn thiện tuyệt đối phiên OTP 8051 dùng để sản hàng loạt rẻ nhiều theo giá thành đơn vị sản phẩm Một nhà sản xuất họ 8051 khác Philips Corporation Hãng có dải lựa chọn rộng lớn cho vi điều khiển họ 8051 Nhiều sản phẩm hãng có kèm theo đặc tính chuyển đổi ADC, DAC, cổng I/0 mở rộng phiên OTP Flash Các vi điều khiển thành viên khác họ 8051 thể bảng sau Bộ nhớ chương trình chip Bộ nhớ liệu chip Bộ định thời 8051 4K ROM 128 byte 8031 0K ROM 128 byte 8052 8K ROM 256 byte 8032 0K ROM 256 byte 8751 4K EPROM 128 byte 8752 8K EPROM 256 byte Bộ vi điều khiển 8031 khơng có ROM nội nên sử dụng chíp ta phải bổ sung ROM ngồi cho So với 8051 mà chương trình chứa ROM chíp bị giới hạn 4K byte, ROM ngồi chứa chương trình gắn vào 8031 lớn đến 64K byte Khi bổ sung cổng, lại cổng để thao tác Để giải vấn đề ta bổ sung cổng vào - cho 8031 ví dụ phối phép 8031 với nhớ cổng vào - chẳng hạn với chíp 8255 Ngồi có phiên khác tốc độ 8031 từ hãng sản xuất khác Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Ngun BÀI GIẢNG MƠN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Các vi điều khiển 8xx2 tương tự 8xx1 có dung lượng nhớ gấp đơi so với 8xx1 mặt khác có thêm định thời Ngày nay, vi điều khiển 8051 tiếp tục phát triển ứng dụng rộng rãi với phiên tiêu thụ điện có ứng dụng chun mơn hóa 1.2 Bộ vi điều khiển 8051 1.2.1 Sơ đồ cấu tạo Hình 1.2 Cấu trúc vi điều khiển 8051 Như mục trước có nhìn tổng qt vi điều khiển thuộc họ 8051 Trong phần ta tìm hiểu chi tiết 8051 nói chung, vi điều khiển 89C51 nói riêng, vi điều khiển điển hình phổ biến 8051 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Hình 1.3 Sơ đồ chân 8051 - P0.0 đến P0.7 chân cổng - P1.0 đến P1.7 chân cổng - P2.0 đến P2.7 chân cổng - P3.0 đến P3.7 chân cổng - RxD: Nhận tín hiệu kiểu nối tiếp - TxD: Truyền tín hiệu kiểu nối tiếp - : Ngắt ngồi - : Ngắt - T0: Chân vào Timer/Counter - T1: Chân vào Timer/Counter - : Ghi liệu vào nhớ - : Đọc liệu từ nhớ ngồi - RST: Chân vào Reset, tích cực mức logic cao khoảng chu kỳ máy - XTAL1: Chân vào mạch khuyếch đaị dao động - XTAL2: Chân từ mạch khuyếch đaị dao động - : Chân cho phép đọc nhớ chương trình ngồi (ROM ngồi) - ALE ((PROG)): Chân tín hiệu cho phép chốt địa để truy cập nhớ ngoài, On-chip xuất byte thấp địa chỉ.Tín hiệu chốt kích hoạt mức cao, tần số xung chốt = 1/6 tần số dao động VĐK Nó dùng cho Timer cho mục đích tạo xung Clock.Đây chân nhận xung vào để nạp chương trình cho Flash (hoặc EEPROM) bên 10 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Nguyên lý làm việc DAC đơn giản Ta giải thích hoạt động mạch dựa hình vẽ kiến thức học Chúng ta cần cho bit Bi logic ta tính V OUT sau dùng ngun xếp chồng ta tính điện áp ra: 5.7 Biểu thức (5.7) chứng tỏ biên độ điện áp tương tự đầu tỉ lệ thuận với giá trị tín hiệu số đầu vào Chúng ta thấy DAC điện trở hình T N bit điện áp tương tự đầu VOUT là: Sai Số Chuyển Đổi Đối với mạch DAC điện trở hình T sai số chuyển đổi nguyên nhân sau: + Sai lệch điện áp chuẩn tham chiếu VREF Từ cơng thức (8) ta tính sai số chuyển đổi DAC riêng sai số lệch điện áp chuẩn tham chiếu VREF gây sau: Biểu thức cho thấy sai số điện áp tương tự ΔV OUT tỉ lệ với sai lệch ΔVREF tỉ lệ thuận với giá trị tín hiệu số đầu vào + Sự trôi điểm khuếch đại thuật tốn Sự trơi điểm khuếch đại thuật toán ảnh hưởng giá trị tín hiệu số biến đổi Sai số ΔV OUT trôi điểm không phụ thuộc giá trị tín hiệu số + Điện áp rơi điện trở tiếp xúc tiếp điểm chuyển mạch Các chuyển mạch lý tưởng, thực tế điện áp rơi nối thông mạch điện chuyển mạch tuyệt đối Vậy điện áp rơi đóng vai trò tín hiệu sai số đưa đến đầu vào mạng điện trở hình T + Sai số điện trở Sai số điện trở gây sai số phi tuyến Sai số điện trở không nhau, tác động gây sai số chuyển đổi DA điện trở khác vị trí khác Tốc độ chuyển đổi: DAC điện trở hình T cơng tác song song (các bit tín hiệu số đầu vào đưa vào song song) nên có tốc độ chuyển đổi cao Thời gian cần thiết cho lần chuyển đổi gồm hai giai đoạn: thời gian trễ truyền đạt bit tín hiệu vào xa đến khuếch đại thuật toán thời gian cần thiết để khuếch đại thuật tốn ổn định tín hiệu 89 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 5.3 Bộ chuyển đổi ADC 5.3.1 Giới thiệu chung chuyển đổi ADC Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện vào tương tự sau thời gian sinh mã đầu dạng số biểu diễn đầu vào tương tự Tiến trình biến đổi A/D thường phức tạp nhiều thời gian tiến trình chuyển đổi D/A Do có nhiều phương pháp khác để chuyển đổi từ tương tự sang số Hình vẽ 5.11 sơ đồ khối lớp ADC đơn giản Hình 5.11 Sơ đồ tổng quát ADC Hoạt động lớp ADC thuộc loại sau: +Xung lệnh START khởi động hoạt động hệ thống +Xung Clock định điều khiển liên tục chỉnh sửa số nhị phân lưu ghi +Số nhị phân ghi DAC chuyển đổi thành mức điện tương tự VAX +Bộ so sánh so sánh VAX với đầu vào trương tự VA Nếu VAX < VA đầu so sánh lên mức cao Nếu VAX > VA khoảng VT (điện ngưỡng), đầu so sánh xuống mức thấp ngừng tiến trình biến đổi số nhị phân ghi Tại thời điểm VAX xấp xỉ VA giá dtrị nhị phân ghi đại lượng số tương đương VAX đại lượng số tương đương VA, giới hạn độ phân giải độ xác hệ thống + Logic điều khiển kích hoạt tín hiệu ECO chu kỳ chuyển đổi kết thúc Tiến trình có nhiều thay dổi số loại ADC khác, chủ yếu khác cách thức điều khiển sửa đổi số nhị phân ghi 90 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Các bước chuyển đổi AD Quá trình chuyển đổi A/D nhìn chung thực qua bước bản, là: lấy mẫu; nhớ mẫu; lượng tử hóa mã hóa Các bước ln ln kết hợp với trình thống 5.3.2 Các tiêu kỹ thuật chủ yếu ADC Độ phân giải Độ phân gải ADC biểu thị số bit tín hiệu số đầu Số lượng bit nhiều sai số lượng tử nhỏ, độ xác cao Dải động, điện trở đầu vào Mức logic tín hiệu số đầu khả chịu tải (nối vào đầu vào) Độ xác tương đối Nếu lý tưởng hóa tất điểm chuyển đổiphải nằm đường liền mạch Độ xác tương đối sai số điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng Ngồi u cầu ADC khơng bị bit tồn phạm vi cơng tác Tốc độ chuyển đổi Tốc độ chuyển đổi xác định thời gian thời gian cần thiết hoàn thành lần chuyển đổi A/D Thời gian tính từ xuất tín hiệu điều khiển chuyển đổi đến tín hiệu số đầu ổn định Hệ số nhiệt độ Hệ số nhiệt độ biến thiên tương đối tín hiệu số đầu nhiệt độ biến đổi 10C phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi Tỉ số phụ thuộc công suất Giả sử điện áp tương tự đầu vào không đổi, nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu lớn tỉ số phụ thuộc nguồn lớn 5.3.3 Phân loại 5.3.3.1 ADC dạng sóng bậc thang Phiên đơn giản lớp ADC hình 5.11 sử dụng đếm nhị phân làm ghi cho phép xung nhịp đẩy đếm tăng bước, V AX > VA Đây gọi ADC sóng dạng bậc thang, dạng sóng V AX có bậc lên Người ta gọi ADC loại đếm 91 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Hình 5.12: DAC dạng sóng bậc thang Các thành phần DAC dạng sóng bậc thang hình 5.12 gồm: đếm, DAC, so sánh tương tự, cổng NAND ngõ vào điều khiển Đầu so sánh dùng làm tín hiệu (End Of Conversion – kết thúc chuyển đổi) Giả sử VA, tức mức điện cần chuyển đổi dương tiến trình hoạt động diễn sau: + Xung Khởi Động đưa vào để Reset đếm Mức cao xung Khởi Động cấm không cho xung nhịp qua cổng AND vào đếm + Nếu đầu DAC toàn bit đầu DAC V AX = 0V Vì VA>VAX nên đầu so sánh lên mức cao + Khi xung Khởi Động thấp cổng AND cho phép xung nhịp qua cổng vào đếm + Khi giá trị đếm tăng lên đầu DAC V AX tăng lần bậc, minh họa hình 5.12 + Tiến trình tiếp tục VAX lên đến bậc vượt VA khoảng VT Tại thời điểm ngõ so sánh thấp cấm không cho xung nhịp vào đếm nên đếm ngừng đếm Tiến trình chuyển đổi hồn tất tín hiệu chuyển từ trạng thái cao xuống thấp nội dung đếm biểu thị dạng số điện áp tương tự vào VA Bộ đếm trì giá trị số xung Khởi Động vào bắt đầu tiến trình chuyển đổi Trong ADC dạng sóng bậc thang có nhiều yếu tố ảnh hưởng đến sai số q trình chuyển đổi như: kích cở bậc thang, tức độ phân giải DAC cài đơn vị nhỏ 92 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Ngun BÀI GIẢNG MƠN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Nếu giảm kích cở bậc thang ta hạn chế bớt sai số ln có khoảng cách chênh lệch đại lượng thức tế và giá trị gán cho Đây gọi sai số lượng tử Cũng DAC, độ xác khơng ảnh hưởng đến độ phân giải lại tùy thuộc vào độ xác linh kiện mạch như: so sánh, điện trở xác chuyển mạch dòng DAC, nguồn điện quy chiếu,…Mức sai số = 0.01% giá trị cực đại (đầy thang) cho biết kết từ ADC sai biệt khoảng thế, linh kiện khơng lý tưởng Ví dụ Giả sử ADC dạng sóng bậc thang hình 5.20 có thông số sau đây: tần số xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu cực đại = 10.23V đầu vào 10 bit Hãy xác định: a Giá trị số tương đương cho VA = 3.728V b Thời gian chuyển đổi c Độ phân giải chuyển đổi Bài giải: a DAC có đầu vào 10 bit đầu cực đại = 10.23V nên ta tính tổng số bậc thang có là: 210 – = 1023 Suy kích cở bậc thang là: Dựa thông số ta thấy VAX tăng theo bậc 10mV đếm đếm lên từ VA = 3.728, VT = 0.1mV nên VAX phải đạt từ 3.728 trở lên trước so sánh chuyển sang trạng thái mức thấp Như phải có số bậc: cuối tiến trình chuyển đổi, đếm trì số nhị phân tương đương 373 10, tức 0101110101 Đây giá trị số tương đương V A = 3.728V ADC tạo nên b Muốn hoàn tất trình chuyển đổi đòi hỏi dạng sóng dbậc thang phải lên 373 bậc, có nghĩa 373 xung nhịp áp với tốc độ xung 1ms, tổng thời gian chuyển đổi 373ms c Độ phân giải ADC với kích thước bậc thang DAC tức 10mV Nếu tính theo tỉ lệ phần trăm 93 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Ngun BÀI GIẢNG MƠN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Thời gian chuyển đổi khoảng thời gian điểm cuối xung khởi động đến thời điểm kích hoạt đầu Bộ đếm bắt đầu đếm từ lên V AX vượt VA, thời điểm xuống mức thấp để kết thúc tiến trình chuyển đổi Như giá trị thời gian chuyển đổi tC phụ thuộc vào VA Thời gian chuyển đổi cực đại xảy VA nằm bậc thang cao Sao cho V AX phải tiến lên bậc cuối để kích hoạt Với chuyển đổi N bit, ta có: tC(max) = (2N – 1) chu kỳ xung nhịp ADC hình 5.12 có thời gian chuyển đổi cực đại tC(max) = (210 – 1)x1ms = 1023ms Đơi thời gian chuyển đổi trung bình quy định ½ thời gian chuyển đổi cực đại Với chuyển đổi dạng sóng bậc thang, ta có: Nhược điểm ADC dạng sóng bậc thang thời gian chuyển đổi tăng gấp đôi với bit thêm vào đếm Do ADC loại không thích hợp với ứng dụng đòi hỏi phải liên tục chuyển đổi tín hiệu tương tự thay đổi nhanh thành tín hiệu số Tuy nhiên với ứng dụng tốc độ chậm chất tương đối đơn giản ADC dạng sống bậc thang ưu điểm so với loại ADC khác 5.3.3.2 ADC liên tiếp - xấp xỉ Bộ chuyển đổi liên tiếp - xấp xỉ (Successive Approximation Convetr-SAC) loại ADC thơng dụng SAC có sơ đồ phức tạp nhiều so với ADC dạng sóng bậc thang Ngồi SAC có giá trị t C cố định, không phụ thuộc vào giá trị đầu vào tương tự Hình 5.21 cấu hình SAC, tương tự cấu hình ADC dạng sóng bậc thang Tuy nhiên SAC không sử dụng đếm cung cấp đầu vào cho DAC mà thay vào ghi Logic điều khiển sửa đổi nội dung lưu ghi theo bit dử liệu ghi biến thành giá trị số tương đương với đầu vào tương tự VA phạm vi độ phân giải chuyển đổi 94 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Hình 5.13 Sơ đồ khối ADC liên tiếp xấp xỉ Mạch ADC hoạt động theo lưu đồ hình 5.14 Hình 5.14 Lưu đồ hoạt động 95 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Chúng ta giải thích hoạt động ADC cách dựa vào lưu đồ Ví dụ SAC bit có độ phân giải 20mV Với đầu vào tương tự 2.17V, tính đầu số tương ứng Giải Số bậc SAC: Như bậc thứ 108 có VAX = 2,16V, bậc 109 có VAX = 2.18V SAC ln sinh đầu VAX cuối bậc thang bên VA Do vậy, trường hợp V A = 2.17, đầu số 10810 = 011011002 Ở SAC hình 5.14, logic điều khiển đếm bit ghi, gán cho nó, định có cần trì chúng mức hay không chuyển sang bit Thời gian xử lý bit kéo dài môky chu kỳ xung nhịp, nghĩa tổng thời gian chuyển đổi SAC N bit N chu kỳ xung nhịp Ta có: tC cho SAC = N x1 chu kỳ xung nhịp thời gian chuyển đổi bất chấp giá trị V A Điều đo logic điều khiển phải xử lý bit dể xem có cần đến mức hay khơng Ví dụ So sánh thời gian chuyển đổi ADC 10 bit có dạng sóng bậc thang SAC 10 bit Giả thiết hai áp dụng tần số xung nhịp 500kHz Giải Với ADC dạng sóng bậc thang, thời gian cực đại là: (2N – 1) x (1 chu kỳ xung nhịp) = 1023 x 2ms = 2046ms Với SAC, thời gian chuyển đổi 10 chu kỳ xung nhịp tức 10 x 2ms = 20ms Vậy với SAC thời gian chuyển đổi nhanh gấp 100 lần ADC dạng sóng bậc thang 96 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Chương 6: XÂY DỰNG HỆ XỬ LÝ THỜI GIAN THỰC CHO ĐO LƯỜNG, ĐIỀU KHIỂN 6.1 Tổng quan bước xây dựng hệ xử lý thời gian thực Trong chương ta tìm hiểu bước để xây dựng hệ xử lý thời gian thực, việc giúp có cách tiếp cận khoa học để giải toán thời gian thực đo lường điều khiển Thực giải toán đơn giản theo bước dẫn đến việc nhiều thời gian cách làm ngẫu hứng thông thường, nhiên lại hiệu tốn phức tạp gồm nhiều thành phần module khác Khi ta dễ dàng kiểm sốt sửa chữa hệ thống có trục trặc Ngồi việc phân tích tốn hợp lý giúp ta dễ dàng chia thành phần toán module nhỏ hơn, điều làm tăng hiệu suất sản xuất chia cơng việc cho nhiều phận thực Cuối tổng hợp module hiệu chỉnh để hoàn thiện sản phẩm Công việc xây dựng hệ xử lý thời gian thực tổng hợp lại qua bước sau: Bước 1: Phân tích tốn Ở bước ta phân tích yêu cầu tốn, xác định rõ ràng thơng số đầu vào hệ thống tín hiệu điều khiển đầu mong muốn Việc xác định cần làm cẩn thận ý đến yêu cầu sai số yêu cầu ảnh hưởng đến độ phức tạp thiết kế phần cứng phần mềm từ làm tăng giá thành sản phẩm Từ đầu vào, đầu yêu cầu công nghệ biết ta chia nhỏ toán thành module cho việc thực module khả thi dễ dàng Các module bao gồm module phần cứng module phần mềm Ở ta lưu ý xây dựng hệ xử lý thời gian thực việc phân chia thành module phải thực theo hướng giúp cho module lập trình hoạt động hệ thời gian thực Bước 2: Mơ tả tốn Sau phân tích tốn làm bước 1, mơ tả tốn, việc mơ tả theo cách hiểu khác việc phân tích phân tích theo hướng nhìn người lập trình Việc mơ tả tốn giúp có nhìn trực quan tồn hệ thống để đưa phương án lập trình tối ưu, hiệu Có nhiều cách để mơ tả cách lập trình cho tốn thơng thường ta chọn mơ phương thức trực quan nhất, dùng lưu đồ thuật toán Khi xây dựng lưu đồ thuật tốn cho tốn ta cần sử dụng khối chức cho hợp lý thực dễ dàng câu lệnh phần mềm Bước 3: Thiết kế, xây dựng mạch phần cứng phần mềm 97 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Khi chia module cụ thể phần cứng phần mềm nắm tư tưởng lập trình (dựa vào sơ đồ thuật tốn) ta thực đồng thời công việc: + Thiết kế phần mềm + Thiết kế xây dựng phần cứng Hai việc thiết kế song song chia nhỏ thành module riêng biệt, chúng tổng hợp lại với hiệu chỉnh sau hoàn tất Bước 4: Tổng hợp hiệu chỉnh Tổng hợp phần cứng phần mềm vào hệ thống chung Tiến hành chạy thử nghiệm hiệu chỉnh lại để có sản phẩm hồn thiện 6.2 Mơ tả toán 6.2.1 Lý thuyết thuật toán 6.2.1.1 Khái niệm thuật toán Thuật toán tập hợp hữu hạn thị hay phương cách định nghĩa rõ ràng cho việc hoàn tất số việc từ trạng thái ban đầu cho trước; thị áp dụng triệt để dẫn đến kết sau dự đoán Nói cách khác, thuật tốn quy tắc hay quy trình cụ thể nhằm giải vấn đề số bước hữu hạn, nhằm cung cấp kết từ tập hợp kiện đưa vào Ví dụ: thuật tốn để giải phương trình bậc P(x): ax + b = c, (a, b, c số thực), tập hợp số thực bước sau đây: + Nếu a = 0, b = c P(x) có nghiệm + Nếu a = 0, b ≠ c P(c) vơ nghiệm + Nếu a ≠ P(x) có nghiệm x = (c - b)/a Lưu ý Khi thuật tốn hình thành ta khơng xét đến việc chứng minh thuật tốn mà trọng đến việc áp dụng bước theo hướng dẫn có kết Việc chứng minh tính đầy đủ tính thuật tốn phải tiến hành xong trước có thuật tốn Nói rõ hơn, thuật tốn việc áp dụng cơng thức hay qui tắc, qui trình công nhận hay chứng minh mặt toán học "Thuật toán" thường dùng để thuật toán giải vấn đề tin học Hầu hết thuật tốn tin học viết thành chương trình máy tính chúng thường có vài hạn chế (vì khả máy tính khả người lập trình) Trong nhiều trường hợp, chương trình thiết kế bị thất bại lỗi thuật toán mà người lập trình đưa vào khơng xác, không đầy đủ, hay 98 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Ngun BÀI GIẢNG MƠN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC không ước định trọn vẹn lời giải vấn đề Tuy nhiên có số tốn mà người ta chưa tìm lời giải triệt để 6.2.1.2 Các đặc trưng thuật tốn Tính xác: Các bước giải thuật mơ tả xác Tính hữu hạn: Giải thuật phải đưa đầu sau số hữu hạn bước với đầu vào Tính rõ ràng: Thuật toán phải thể câu lệnh minh bạch; câu lệnh xếp theo thứ tự định Tính khách quan: Một thuật toán dù viết nhiều người nhiều máy tính phải cho kết Tính Tổng quát: Giải thuật áp dụng để giải tốn có dạng cho 6.2.1.3 Các phương pháp biểu diễn thuật tốn a Ngơn ngữ tự nhiên Liệt kê bước ngôn ngữ tự nhiên để biễu diễn thuật tốn Ưu điểm: Đơn giản, khơng cần kiến thức cách biểu diễn (mã giả, lưu đồ, ) Nhược điểm: Dài dòng, khơng cấu trúc Đơi lúc khó hiểu, khơng diễn đạt thuật tốn b Lưu đồ (flow chart) Điểm bắt đầu / Kết thúc giải thuật Thao tác nhập/ xuất liệu Thao tác xử lý Điều khiển rẽ nhánh Đường tiến trình Ký hiệu kết nối trang hay sang trang khác Hình 6.1: Kí hiệu thành phần sử dụng lưu đồ thuật toán Chú ý vẽ lưu đồ: + Trước tiên tập trung vẽ số đường lưu đồ 99 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC + Thêm vào tất nhánh vòng lặp + Một lưu đồ có điểm bắt đầu điểm kết thúc + Mỗi bước chương trình khơng cần thể lưu đồ + Lưu đồ cần phải đáp ứng yêu cầu: người lập trình khác hiểu lưu đồ cách dễ dàng c Mã giả (Pseudo code) Ngôn ngữ tựa ngơn ngữ lập trình Dùng cấu trúc chuẩn hóa, chẳng hạn tựa Pascal, C… dùng ký hiệu toán học, biến, hàm Ưu điểm: Đỡ cồng kềnh lưu đồ khối Nhược điểm: Không trực quan lưu đồ khối d Ngơn ngữ lập trình Dùng ngơn ngữ máy tính (C, Pascal, ) để diễn tả thuật tốn thành câu lệnh Để có kỹ lập trình đòi hỏi cần học tập thực hành Dùng phương pháp tinh chế bước để chuyển hoá toán sang mã chương trình cụ thể 6.2.2 Giải thuật lập trình Giải thuật thực chất thuật tốn, ta nói đến vấn đề giải thuật lập trình muốn nói đến thuật tốn ta lập trình Hay nói cách khác sử dụng ngơn ngữ lập trình để giải tốn dựa thuật tốn có sẵn Trước tiên trực quan ta nhắc lại số câu lệnh rẽ nhánh, vòng lặp Cấu trúc If - then Cấu trúc If - then - Else 100 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC Cấu trúc Repeat-until Cấu trúc While Cấu trúc For Cấu trúc Case Hình 6.2: Sơ đồ khối cấu trúc lệnh Mỗi tốn có nhiều thuật tốn khác dẫn đến hiệu khác Độ phức tạp thời gian quy số phép tính cần thực Độ phức tạp không gian phụ thuộc vào tiêu tốn không gian nhớ Việc sử dụng câu lệnh để thực thuật toán chủ đề rộng, nhiên phạm vi lập trình hệ thời gian thực đơn giản xây lưu đồ thuật toán thường dùng vòng lặp lệnh rẽ nhánh tiến trình, đồng thời ý đến tương tác tiến trình Các yếu tố tác động đến tiến trình thường làm tác động đến điều kiện rẽ nhánh làm thay đổi vòng lặp Ngồi yếu tố ngắt thường xuyên sử dụng để nâng cao khả đáp ứng có kiện quan trọng xảy Do ta cần xây dựng lưu đồ thuật tốn xác, chi tiết, khả trình sử dụng câu lệnh hợp lý để thực Việc lập trình nói chung khơng q cứng nhắc cách thực thay đổi nhiều cách viết tùy thuộc vào tư lập trình người 6.3 Thiết kế hệ thống xử lý Thiết kế hệ thống xử lý bước để ta chuyển mô tả tốn, giải thuật lập trình thành sản phẩm thực tế Một hệ thống muốn hoàn thành với thời gian 101 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC ngắn, chất lượng cao nhất, đạt u cầu cơng nghệ thiết phải qua bước thiết kế hệ thống Việc thiết kế phải chia yêu cầu thành phần chức cụ thể, hợp lý từ thành phần lại bóc tách thành phần cứng phần mềm để tiếp tục thực Cuối tất phần ghép lại với tinh chỉnh cho hệ thống hoạt động tốt đảm bảo mặt chất lượng lẫn thẩm mỹ Ví dụ thiết kế hệ thống đèn đường hoạt động theo ánh sáng Trước tiên ta phải tách hệ thống thành phần như: khối cảm biến nhận biết cường độ ánh sáng qua quang trở, khối điều khiển, khối công suất điều khiển đèn Với khối ta lại phải xây dựng phần cứng (mạch) phải lập trình cho mạch chạy với yêu cầu hợp lý với đáp ứng linh kiện mạch Cuối hệ thống tổng hợp lại, mạch nhỏ gộp vào thành khối chung, chương trình lập trình viết lại để nạp vào mạch điều khiển 6.4 Thiết kế mạch phần cứng Các bước thiết kế mạch phần cứng: + Dựa vào mơ tả thuật tốn có (thường dạng lưu đồ thuật tốn) cách lập trình hệ thống ta chia phần cứng thành module hợp lý, phần cần dễ chế tạo, hoạt động ổn định, giá thành chấp nhận kế thừa từ module có sẵn + Đưa sơ đồ nguyên lý sử dụng công cụ mô tiến hành xây dựng mô phần cứng + Thống kê lựa chọn linh kiện cần dùng theo tiêu chí đảm bảo chức năng, chất lượng giá thành + Chạy thử nghiệm mạch mô với phần mềm tiếp tục hiệu chỉnh phù hợp với phần mềm + Chế tạo thực nghiệm tiếp tục hiệu chỉnh, chạy thử hệ thống + Chỉnh sửa thiết kế để sản phẩm tăng tính thẩm mỹ, tiện dụng + Đưa vào sản xuất Về thiết kế phần cứng, đặc thù thiết bị điện tử có khả hỏng hóc mơi trường, sử dụng không cách nên thiết kế cần ý cẩn thận Sự cẩu thả thiết kế phần cứng không dẫn đến hao tổn vật chất mà chí ảnh hưởng đến an toàn sử dụng Trước tiên việc chọn linh kiện phải thực cẩn thận Đặc biệt cần phải ý đến linh kiện cơng suất ngun nhân gây hỏng hóc nghiêm trọng cho phần cứng Do đó, trước tiến hành chế tạo mạch phần cứng cần đưa sơ đồ nguyên lý cách chi tiết Các linh kiện cần chọn phù hợp với yêu cầu mạch, vừa đảm bảo chất lượng giá thành Quá trình thiết kế cần đảm bảo tiêu chí thiết kế mạch khoảng cách dây tín hiệu, độ dài dây ngắn nhất, không chồng chéo, chống nhiễu… 102 Vũ Thạch Dương - Bộ môn Robot Điều khiển Tự động Khoa CN Tự động hóa – ĐHCNTT&TT Thái Nguyên BÀI GIẢNG MÔN HỌC : HỆ THỐNG ĐIỀU KHIỂN THỜI GIAN THỰC 6.5 Xây dựng cài đặt phần mềm Các bước xây dựng cài đặt phần mềm: + Dựa vào mơ tả thuật tốn có (thường dạng lưu đồ thuật tốn) chia phần mềm hệ thống thành phần đơn giản theo hướng thời gian thực, phần phải khả trình, hoạt động tốt, tiết kiệm nhớ kế thừa từ phần mềm khác + Sử dụng cơng cụ lập trình tiến hành viết phần mềm cho phần hệ thống tổng hợp lại + Chạy thử nghiệm phần mềm mạch (mô mạch) phần cứng Liên tục hiệu chỉnh phần mềm hoàn thiện, chạy khớp với phần cứng + Cài đặt phần mềm vào thiết bị Về thiết kế phần mềm, phần giúp hệ thống thực cơng việc theo tính chất “thời gian thực” Tại công việc tổ chức thành tiến trình cho hợp lý Do hệ điều hành thời gian thực RTOS có sẵn chế chuyển mạch tác vụ nên ta cần ý đến mức ưu tiên tiến trình, cách sử dụng ngắt Vì tiến trình phần mềm cần thiết kế cho đảm bảo tính đắn, xác, tiết kiệm thời gian thực không gian nhớ 103 ... họ 80 51 thể bảng sau Bộ nhớ chương trình chip Bộ nhớ liệu chip Bộ định thời 80 51 4K ROM 1 28 byte 80 31 0K ROM 1 28 byte 80 52 8K ROM 256 byte 80 32 0K ROM 256 byte 87 5 1 4K EPROM 1 28 byte 87 5 2 8K... tín hiệu 78 5.1.1 Định lý lấy mẫu 78 5.1.2 Lượng tử hóa mã hóa 78 5.1.3 Mạch lấy mẫu nhớ mẫu .79 5.2 Bộ chuyển đổi DAC 80 5.2.1 Giới thiệu... .73 4.2.5 Hàm Os_running_taskid 73 4.2.6 Hàm Os_wait 73 4.2 .7 Os_waitl 73 4.2 .8 Os_wait2 74 4.3 Xây dựng ứng dụng thời gian thực với 80 51