IH QU TRƢ GI H N I Ọ NGUYỄ ỨC NAM NGHIÊN CỨU THIẾT KẾ MẢNG TÁI CẤU HÌNH KIẾN TRÚC THÔ CGRA ỨNG DỤNG CHO KỸ THUẬT UẬ V T S ỀU KHIỂN T – 2015 -V Ễ T IH QU TRƢ GI H N I Ọ ỨC NAM NGUYỄ NGHIÊN CỨU THIẾT KẾ MẢNG TÁI CẤU HÌNH KIẾN TRÚC THÔ CGRA ỨNG DỤNG CHO KỸ THUẬT ỀU KHIỂN Ng nh: Công nghệ iện tử - Viễn thông huy n ng nh: Kỹ thuật điện tử Mã số: 60520203 UẬ V Ƣ T Ƣ S T Ọ PGS.TS TRẦN QUANG VINH TS NGUYỄN KIÊM HÙNG – 2015 -V Ễ T M L Tôi xin cam đoan: Bản luận văn tốt nghiệp cơng trình nghiên cứu thực cá nhân tôi, thực dựa tr n sở nghiên cứu lý thuyết, thực tế hướng dẫn PGS.TS Trần Quang Vinh TS.Nguyễn Kiêm Hùng Các số liệu, kết luận luận văn l trung thực, dựa nghiên cứu mơ hình, thành đạt nước giới trải nghiệm thân, chưa cơng bố hình thức n o trước trình, bảo vệ trước “Hội đồng đánh giá luận văn thạc sỹ kỹ thuật” Một lần xin khẳng định trung thực lời cam kết Hà nội, Ngày … tháng … năm2015 Người cam đoan Nguyễn Đức Nam ẢM Ơ Tôi xin chân th nh cảm ơn PGS.TS Trần Quang Vinh v TS.Nguyễn Ki m Hùng, hai thầy tận tình giúp đỡ, bảo hướng dẫn suốt thời gian thực luận văn tốt nghiệp Tôi xin cảm ơn hỗ trợ phần từ đề t i cấp Trường H N, Mã số đề tài: CN.14.04 Mặc dù có nhiều cố gắng, thời gian có hạn v vốn kiến thức hạn chế n n cơng trình nhiều thiếu sót Vì vậy, tơi mong nhận đóng góp, bảo thầy cô v bạn Tôi xin chân th nh cảm ơn! MỤ MỤ Ụ Ụ DANH MỤC CÁC KÝ HI U VÀ CHỮ VIẾT TẮT DANH MỤC CÁC BẢNG DANH MỤC CÁC HÌNH VẼ, Ồ THỊ MỞ ẦU Lý lựa chọn đề tài Mục tiêu đề tài Phƣơng pháp nghiên cứu Nội dung nghiên cứu .10 Nghiên cứu lý thuyết .10 Thiết kế hệ thống 10 Kết cấu luận văn 10 ƢƠ KHÁI NI M VÀ VẤ Ề CẦN GIẢI QUYẾT 11 1.1 Giới thiệu chung 11 1.2 Một số mơ hình R đƣợc nghiên cứu giới .12 1.2.1 Kiến trúc MorPhoSys 12 1.2.2 Kiến trúc ADRES 14 1.2.3 Kiến trúc REMUS 15 1.2.4 Nhận xét chung .17 1.3 Vấn đề cần giải 17 ƢƠ THIẾT KẾ CHI TIẾT CỦA CGRA 20 2.1 Phƣơng án đề xuất thiết kế CGRA sử dụng kỹ thuật điều khiển .20 2.1.1 Phép tốn tổng/tích dãy 20 2.1.2 Phép tính tích vơ hướng hai vector 21 2.1.3 Phương án kiến trúc CGRA 22 2.2 Kiến trúc tổng thể mảng tái cấu hình kiến trúc thơ CGRA 22 2.3 Thiết kế chi tiết RCA 22 2.3.1 Kiến trúc tổng thể RCA 22 2.3.2 Cấu trúc thực RCA_Row .25 2.3.3 PE phần tử cấu thành PE 26 2.3.4 Bộ tích lũy, ghi đệm đầu PE 30 2.3.5 Thanh ghi cấu hình PE 31 2.3.6 Tệp ghi cấu hình RCA 32 2.4 Thiết kế chi tiết CGRA_CTRL 34 2.4.1 Kiến trúc tổng thể CGRA_CTRL 34 2.4.2 Bộ nhớ lưu cấu hình theo ngữ cảnh CGRA 34 2.4.3 Bộ nhớ liệu vào CGRA 35 2.4.4 Khối điều khiển hoạt động CGRA .36 ƢƠ KẾT QUẢ MÔ PHỎNG VÀ TH NGHI M 38 3.1 Mơ hình mơ RCA R môi trƣờng ModelSIM .38 3.2 Kết mô lõi RCA_4x4 CGRA ModelSIM .39 3.2.1 Kết mơ phép tốn Tổng dãy Tích vơ hướng hai vector .39 3.2.2 Kết mô tính tổng theo cửa sổ trượt (Moving-windows) 40 3.2.3 Kết mô thực lọc FIR 42 3.2.4 Kết mơ thực vòng điều khiển PI (proportional integral) 43 3.2.5 Nhận xét kết mô 45 3.3 So sánh kết mô CGRA modelSim với số tảng xử lý thông dụng 46 KẾT LUẬN 48 TÀI LI U THAM KHẢO 49 PHỤ LỤC 1: BẢNG MÔ TẢ THÔNG SỐ VÀ GIAO DI N CÁC MODULE PHỤ CỦA RCA 50 PL1.1 Module MUX_N_1 .50 PL1.2 Module MUX_2_1 50 PL1.3 Module BIN_DECODER .51 PHỤ LỤC 2: HỖ TRỢ MÔ PHỎNG TRÊN MODELSIM 52 MỤ TT Thuật ngữ viết tắt Á Ý UV Ữ V ẾT TẮT Thuật ngữ viết đầy đủ ACC Accumulator ALU Arithmetic Logic Unit ASIC Application-Specific Integrated Circuit CGRA Coarse Grain Reconfigurable Architectures CPLD Complex Programmable Logic Device CPU Central Processing Unit CRA Reconfigurable ell rray DMA Direct Memory Access DSP Digital Signal Processor 10 FIFO First In, First Out 11 FPGA Field-Programmable Gate Array 12 FSM Finite-State Machine 13 GPU Graphic Processing Unit 14 MIMD Multiple Instruction, Multiple Data 15 PE Processing Element 16 SIMD Single Instruction, Multiple Data 17 SoC System on Chip 18 VLIW Very Long Instruction Word MỤ Á BẢ Bảng 1: Tham số giao diện module RCA 24 Bảng 2: Thông số giao diện module RCA_row 25 Bảng 3: Thông số giao diện module PE .27 Bảng 4: Thông số giao diện module PE_router 28 Bảng 5: Thông số giao diện module DATAPATH 29 Bảng 6: Danh sách phép toán DATAPATH 30 Bảng 7: Thông số giao diện module ACC 31 Bảng 8: Thông số giao diện module RCA_REG_FILE .33 Bảng 9: Thông số giao diện CACHE 35 Bảng 10: Thông số giao diện module FSM .36 Bảng 11: So sánh tốc độ thực CGRA với giải pháp khác 47 Bảng 12: Thông số giao diện module MUX_N_1 .50 Bảng 13: Thông số giao diện module MUX_2_1 50 Bảng 14: Thông số giao diện module BIN_DECODER 51 MỤ Á Ì VẼ, Ồ T Ị Hình 1: Ba vấn đề thiết kế hệ thống Hình 2: Minh họa so sánh kiến trúc tinh - kiến trúc thơ[13] 11 Hình 3: So sánh hiệu - tính mềm dẻo số loại vi mạch 12 Hình 4: So sánh hiệu - hiệu suất sử dụng điện số loại vi mạch 12 Hình 5: Kiến trúc RC MorPhoSys [4] 13 Hình 6: Kiến trúc MorPhoSys [13] .13 Hình 7: Kết nối MorPhoSys hệ SoC [5] 14 Hình 8: Kiến trúc ADRES[7] 14 Hình 9: Kiến trúc RSoC xử lý REMUS [3] .15 Hình 10: Cấu trúc RPU xử lý REMUS [3] .16 Hình 11: Cấu trúc phần tử RC REMUS [3] 16 Hình 12: Các thành phần hệ thống có CGRA 17 Hình 13: Mơ hình ghép nối CGRA cho hệ điều khiển .18 Hình 14: Thực tổng theo phương pháp tính song song nhiều lớp 21 Hình 15: Thực tích vơ hướng theo phương pháp tính song song nhiều lớp 21 Hình 16: Cấu trúc Top-down RCA 23 Hình 17: Mơ hình kết nối bên RCA .23 Hình 18: Mơ hình kết nối bên RCA_Row (08 PE 01 hàng) .25 Hình 19: Cấu trúc phần tử PE 26 Hình 20: Cấu trúc định tuyến đầu vào ROUTER PE (cho 01 k nh đầu ra) 28 Hình 21: Cấu trúc DATAPATH PE 29 Hình 22: Cấu trúc tích lũy đầu ACC PE 31 Hình 23: Cấu trúc ghi cấu hình PE .32 Hình 24: Mơ hình kết nối liệu bên tệp ghi cấu hình RCA .33 Hình 25: Cấu trúc Top-down CGRA_CTRL 34 Hình 26: Mơ hình nhớ lưu cấu hình theo ngữ cảnh CGRA .34 Hình 27: Cấu trúc vùng nhớ CACHE 35 Hình 28: Mơ hình mơ RCA ModelSIM 38 Hình 29: Cấu hình thực mơ phép tính SUM v tích vơ hướng 39 Hình 30: Kết mơ RCA_4x4 với phép tốn tính tổng 40 Hình 31: Kết mơ RCA_4x4 với phép tốn tích vơ hướng 40 Hình 32: Cấu trúc tính tổng theo cửa sổ trượt có kích thước N 41 Hình 33: Cấu hình thực phép tính tổng theo cửa sổ trượt .41 Hình 34: Kết mơ tính tổng theo cửa sổ trượt .42 Hình 35: Cấu trúc thực FIR với trường hợp N=5 42 Hình 36: Cấu hình thực lọc FIR (04 tap) 43 Hình 37: Kết mơ lọc FIR có hệ số lọc {21, 13, 13, 21} 43 Hình 38: Mơ hình tốn vòng điều khiển PI .43 Hình 39: Cấu hình vòng điều khiển PD .44 Hình 40: Kết mơ điều khiển PI với giá trị Kp Ki nhỏ 45 Hình 41: Kết mơ điều khiển PI với giá trị Kp Ki lớn .45 ... TRƢ GI H N I Ọ ỨC NAM NGUYỄ NGHIÊN CỨU THIẾT KẾ MẢNG TÁI CẤU HÌNH KIẾN TRÚC THÔ CGRA ỨNG DỤNG CHO KỸ THUẬT ỀU KHIỂN Ng nh: Công nghệ iện tử - Viễn thông huy n ng nh: Kỹ thuật điện tử Mã số: 60520203... .32 Hình 24: Mơ hình kết nối liệu bên tệp ghi cấu hình RCA .33 Hình 25: Cấu trúc Top-down CGRA_ CTRL 34 Hình 26: Mơ hình nhớ lưu cấu hình theo ngữ cảnh CGRA .34 Hình 27: Cấu trúc vùng... Hình 20: Cấu trúc định tuyến đầu vào ROUTER PE (cho 01 k nh đầu ra) 28 Hình 21: Cấu trúc DATAPATH PE 29 Hình 22: Cấu trúc tích lũy đầu ACC PE 31 Hình 23: Cấu trúc ghi cấu hình PE