Đang tải... (xem toàn văn)
Cấu trúc máy tính là một mảng kiến thức nghiên cứu về cách xử lý của một hệ thống máy tính dưới cách nhìn của một lập trình viên. Cách nhìn này thực tế cũng có nhiều khía cạnhCấu trúc máy tí
bµi 6 Vµo ra vµ chip ®iÒu khiÓn vµo ra 8255 1. Giới thiệu2. Chip điều khiển vào/ra 82553. Các chế độ làm việc của chip điều khiển vào/ra 82554. Ví dụ các chế độ làm việc của 8255 5. Các lệnh vào/ra của 8086/80886. Nối ghép 8255 ở máy tính XT7. Minh họa gửi dữ liệu ra máy in Hệ thống hỗ trợ vào/ra chủ yếu gồm: Chip điều khiển ngắt 8259 Chip điều khiển vào ra 8255 Chip định thời 8253 1. Giới thiệu BUSHình 1: Hệ thống hỗ trợ Vào/RaHệ máy vi tínhBộ vi xử lýBộ nhớHT hỗ trợ I/OPORTMáy inổ đĩaBànphím Chốt dữ liệu Dữ liệu được CPU truyền ra bus đều được thiết bị nhận dữ liệu chốt lại. Trước khi truyền lên bus, dữ liệu cần qua bộ đệm 3 trạng thái. Các cổng có các mạch chốt để chốt dữ liệu. Bộ nhớ có mạch chốt bên trong. Dùng mạch logic thiết kế cổng vào ra Sử dụng bộ đệm 74LS373 làm mạch ra GA0Bus địa chỉ hệ thống A774LS373Hình 4.1. Thực hiện lệnh "OUT 99H, AL"D D0 Đến ngoại viD7D0Bus dữ liệuHệ thống(AL) D7IOWOC Ví dụ: Trình bày chức năng mạch ở hình 4.1 Trình bày các bước thực hiện tại 4 chu kỳ T1-T4 tương ứng ở máy tính 8088.Giải: Để làm mạch chốt: Chân OC nối đất. Chân G dùng để kích hoạt chốt. IOW được đảo pha và AND với đầu ra bộ giải mã địa chỉ để tạo tín hiệu kích hoạt chốt. Các bước thực hiện lệnh OUT 99H,AL : 1. Tại T1, địa chỉ 99H được đưa đến bus địa chỉ A0-A7 thông qua AD0-AD7 và tín hiệu ALE.2. Tại T2, cung cấp tín hiệu IOW và nội dung trong AL được gửi lên bus dữ liệu AD0-AD7.3. T3 là khoảng thời gian cần thiết để các tín hiệu truyền đến được nơi nhận.4. Trong khoảng thời gian T4, nội dung của AL (2F) được chốt ở 74LS373 khi IOW chuyển từ thấp lên cao A0Busđịa chỉ hệ thống A774LS244Hình 4.3. Mạch thực hiện lệnh "IN AL, 9FH"Q0 Đến D0-D7 bus dữ liệu hệ thốngQ7D0T bus ngo i D7IOROC OC* Dùng bộ đệm dữ liệu 74LS244 làm mạch vào Hình 4.2. Mạch thực hiện lệnh "IN AL, 5FH" A0Bus địa chỉ hệ thống A774LS244D0 ĐếnD4 bus dữ liệu hệ D7 thốngD0Từ ngoại vi D4D7IORGG [...]... BUS Hình 1: Hệ thống hỗ trợ Vào/Ra Hệ máy vi tính Bộ vi xử lý Bộ nhớ HT hỗ trợ I/O PORT Máy in ổ đĩa Bàn phím 1. Byte dữ liệu được chuyển tới bus dữ liệu của máy in. 2. Máy in được thông báo có byte dữ liệu cần in thông qua việc kích hoạt tín hiệu vào STROBE của máy in. 3. Khi máy in nhận dữ liệu, máy in thông báo cho nguồn gửi bằng cách kích hoạt tín hiệu ra ACK... DB0-DB7 STROBE ACK 8255 Máy in PA PC7 PC6 OBF ACK Cho sơ đồ kết nối 8255 với máy in. Viết chương trình in thông báo: Chào Bạn. Bạn có khỏe không? Cám ơn, tôi khỏe, còn bạn thế nào?" Dấu $ để kết thúc thông báo ” VÝ dơ 4: ChÕ ®é 1 víi tÝn hiƯu b¾t tay Cổng B Cổng A Cổng CL Cổng CU Bộ đệm dữ liệu Điều khiển §äc/Ghi §iỊu khiĨn nhãm A §iỊu khiĨn nhãm B PB0-PB7 PC0-PC3 PC4-PC7 PA0-PA7... có độ đầy xung 33%. bài 6 Vào ra và chip điều khiển vào ra 8255 4. Ví dụ các chế độ làm việc. * Ví dụ 1: Chế độ vào ra đơn giản PCL, PCU cïng chiỊu A2 A7 H×nh 4.6. CÊu h×nh vÝ dơ 1 D0 D7 A0 A1 A B CL CU D0 D7 A0 A1 IOR IOW RD WR CS 8255 Ví dụ: Trình bày chức năng mạch ở hình 4.1 Trình bày các bước thực hiện tại 4 chu kỳ T 1 -T 4 tương ứng ở máy tính 8088. Giải: Để làm... của chip điều khiển vào/ra 8255 4. Ví dụ các chế độ làm việc của 8255 5. Các lệnh vào/ra của 8086/8088 6. Nối ghép 8255 ở máy tính XT 7. Minh họa gửi dữ liệu ra máy in A0 Bus địa chỉ hệ thống A7 74LS244 Hình 4.3. Mạch thực hiện lệnh "IN AL, 9FH" Q0 Đến D 0- D7 bus dữ liệu hÖ thèng Q7 D0 T bus ngo iừ à D7 IOR OC OC * Dïng bé đệm dữ liệu 74LS244 làm mạch vào .Code MOV AL,0A0H... INTRA JZ BACK ;NÕu cao, kiĨm tra tiÕp MOV DX,PA ;NÕu thÊp, gưi DL MOV AL,AH OUT DX,AL ;Gưi ký tù tíi máy in INC SI ;Trỏ đến dữ liệu tiếp theo JMP AGAIN Thoat VÝ dơ: Cỉng 22 nèi tíi c¶m biÕn nhiƯt độ. Viết đoạn chương trình hiển thị - Nhiệt độ bình thường nếu nhiệt độ vào dưới 50 độ - Báo ®éng. NhiƯt ®é cao trªn 50 ®é. PA3 PA2 PA1 PA0 GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 PA4 PA5 PA6 PA7 D0 D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3 1... cung cấp byte dữ liệu tiếp theo đến máy in. OBFA (Output Buffer Full for port A) Bé ®Ưm cổng ra A đầy) Tín hiệu ra tích cực thấp, chân PC7. Thông báo ngoại vi biết CPU đà ghi byte dữ liệu tới cổng A. Chân này nối với chân STROBE của thiết bị. C¸c bíc thùc hiƯn lƯnh OUT 99H,AL :“ ” 1. Tại T 1 , địa chỉ 99H được đưa đến bus địa chỉ A0-A7 thông qua AD0-AD7 và tín hiệu ALE. 2. Tại T 2 ,... thĨ ë chÕ ®é 0 hoặc 1. Chế độ BSR (lập/xoá bit) Cổng PC được lập trình cho từng bit. Ví dụ: Chip 8255 (hình 4.7) được định cấu hình: PA, PCU - cổng ra, PB, PCL cổng vào. a) Tìm địa chỉ các cổng PA, PB, PC và TGĐK (thanh ghi điều khiển). b) Tìm từ điều khiển cho cấu hình trên. c) Lập trình nhận dữ liệu nhận PA và gửi ra PB, nhËn PCL göi PCU. Tổ chức chân ra chế độ 1 của 8255 Gi¶i: .MY_DATA... lƯnh OUT 99H,AL :“ ” 1. Tại T 1 , địa chỉ 99H được đưa đến bus địa chỉ A0-A7 thông qua AD0-AD7 và tín hiệu ALE. 2. Tại T 2 , cung cÊp tÝn hiƯu IOW vµ néi dung trong AL được gửi lên bus dữ liệu AD0-AD7. 3. T 3 là khoảng thời gian cần thiết để các tín hiệu truyền đến được nơi nhận. 4. Trong khoảng thời gian T 4 , nội dung của AL (2F) được chốt ở 74LS373 khi IOW chun tõ thÊp lªn cao BiĨu ®å . liệuĐiều khiển Đọc/GhiĐiều khiển nhóm AĐiều khiển nhóm BPB0-PB7 PC0-PC3 PC4-PC7 PA0-PA7 Sơ đồ khối chip 82552. Chip điều khiển vào ra 8255. 1. Giới thiệu BUSHình 1: Hệ thống hỗ trợ Vào/RaHệ máy vi tínhBộ vi xử lýBộ nhớHT hỗ trợ I/OPORTMáy inổ đĩaBànphím Chốt dữ liệu Dữ liệu được CPU truyền
