CHƯƠNG VI KIẾN TRÚC BỘ NHỚ MÁY VI TÍNH I Các khái niệm chung Một hoạt động máy tính lưu trữ liệu dạng nhị phân Các liệu chương trình số liệu mà Vi xử lý đưa đọc vào tuỳ theo yêu cầu Bộ nhớ thiết bị để thực nhiệm vụ lưu trữ liệu máy vi tính Mỗi ô nhớ xác định địa Thông thường ô nhớ có dung lượng byte Các byte ghép thành từ Những máy 16 bit số liệu tổ chức byte/từ, máy 32 bit số liệu độ dài từ gấp đôi (4 byte/từ) I.1 Trật tự byte từ Có thể từ phải sang trái (vi xử lý họ Intel) ngược lại từ trái sang phải (vi xử lý họ Motorola) Trường hợp liệu lưu giữ số nguyên hai cách xếp trở ngại Nhưng liệu bao gồm số nguyên xâu ký tự có vấn đề Xâu kết thúc byte cuối để điền kín chỗ trống từ, số nguyên thêm vào byte phần có trọng số cao Do dịch cách xếp sang cách xâu giống số nguyên bị nhầm I.2 Mã phát lỗi sửa sai Số vị trí bit khác hai từ gọi khoảng cách Hamming Ví dụ, hai từ: 10001001 10110001 có khoảng cách Hammming Để sửa sai, bên cạnh m số bit số liệu từ, người ta thêm vào r bit dư (redundant bits) chiều dài tổng từ n : n=m+r Để phát d bit lỗi đơn, cần dùng mã có khoảng cách d+1 Tương tự, để sửa lỗi d bit đơn, cần dùng mã có khoảng cách 2d+1 Ví dụ, dùng mã bit parity thêm vào byte số liệu, mã có khoảng cách 2, dùng để phát bit sai, không sửa lỗi Trong truyền khối ký tự, ký tự có bit parity để kiểm tra cuối khối, ta truyền thêm ký tự parity toàn thể tin, gọi longitudinal check (LRC) Phía thu tính LRC so với LRC nhận để kiểm tra lỗi Một phương pháp để kiểm tra lỗi truyền số liệu dùng CRC (Cyclic redundance check), đa thức nhị phân dư thu chia đa thức bit tin cho đa thức quy định Ví dụ mã sửa sai mã có từ dài 10 bit sau: 0000000000, 0000011111,1111100000,1111111111 Mã có khoảng cách 5, tức sửa lỗi kép Ví dụ ta nhận từ 0000000111, máy thu biết từ phải 0000011111 (nếu coi nhiều Photocopyable 52 lỗi kép) Nhưng lỗi ba xảy ra, biến 0000000000 thành 0000000111 ta không sửa lỗi Để sửa lỗi, người ta dùng thuật toán Hamming I.3 Kiến trúc tổng thể nhớ (h 6.1) Xét cách tổng thể, nhớ máy tính có kiến trúc theo cung bậc (hierarchy) trải dài từ nhớ đến nhớ cuối đến nhớ đệm (cache) CPU Mass Memory HDD, FDD, Tape, CD ROM I/O Processor Main Memory RAM Internal Cache External cache Hình 6.1 Hieratchy nhớ máy vi tính I.4 Quản lý nhớ (MMU, Memory Management Unit) Công việc quản lý nhớ máy vi tính chủ yếu vi xử lý đảm nhiệm Bên cạnh có DMAC (Direct Memory Access Controller) tham gia quản lý nhớ việc truyền số liệu controller ổ đĩa với nhớ làm tươi nhớ Ở máy có Cache Memory Cache Memory Controller thực công việc truyền số liệu Cache Memory RAM Ở khu vực trung tâm máy vi tính (bộ vi xử lý, ROM, RAM, bus ), thực chất việc quản lý nhớ ghi vi xử lý đưa địa ô nhớ cổng I/O qua bus địa chỉ, lệnh điều khiển/ trạng thái khác lệnh đọc vào/ viết số liệu ô nhớ Các phận bên VXL giải mã địa tín hiệu điều khiển/ trạng thái để trỏ vào byte/ từ/ từ kép nhớ để thực thao tác tương ứng Photocopyable 53 Còn từ ổ đĩa trở đi, việc quản lý nhớ thực lệnh hệ điều hành lên file (có địa chiều C-H-S), cụ thể truyền số liệu nhờ DMAC vùng đệm (buffer) điều khiển ổ đĩa với nhớ RAM Các vi xử lý Intel từ hệ 286 trở phân biệt hai mode địa chỉ: mode địa thực (chỉ quản lý 20 bit địa vật lý nhớ) mode địa bảo vệ (quản lý tới 32 bit địa ảo nhờ ghi ẩn vi xử lý) Ở cấp dưới, tức cấp ngoại vi, điều khiển ổ đĩa, điều khiển hình, máy in có tổ chức nhớ riêng chúng để tiện cho việc cất giữ xử lý với đặc thù riêng Các nhớ RAM-ROM vùng nhớ nhớ (trên ổ đĩa), khác cách mã hoá bit, cách tổ chức, cách truy nhập khác II Tổ chức nhớ vi xử lý Bộ nhớ vi xử lý xem bao gồm có nhớ ROM nhớ RAM Bộ nhớ RAM vi xử lý ghi (thanh ghi chung, ghi số, ghi đoạn, ghi ngăn xếp, ghi trạng thái, ghi cờ, đệm số liệu/ địa chỉ/ điều khiển ) Còn nhớ RAM phận giải mã lệnh để phát vi lệnh Nhằm mục đích quản lý số lượng địa nhớ (ảo) nhiều số đường địa vi xử lý bảo vệ vùng nhớ nhiệm vụ khác (task) hạt nhân (kernal) chống truy nhập không hợp pháp, vi xử lý có cách tổ chức đặc biệt ghi địa (bộ phận phân trang, điều khiển đoạn nhiệm vụ) Các vi xử lý từ hệ 486 trở có nhớ Cache Memory với kích thước nhiều Kbyte để chứa mảng lệnh số liệu thường dùng lấy từ nhớ RAM, nhằm tăng tốc độ truy nhập Để tăng tốc độ tính toán phép toán dấu chấm động, vi xử lý từ 486 trở có phận dấu chấm động (FPU, Floating Point Unit), phận có ghi FPU phục vụ riêng cho III Tổ chức nhớ máy vi tính Bộ nhớ máy tính dùng để chứa chương trình số liệu phần chương trình hạt nhân nhiệm vụ Mỗi byte gán cho địa để VXL DMAC truy nhập tới Bộ nhớ RAM máy từ 386 trở tách riêng nhớ đệm (cache memory), RAM tĩnh với thời gian truy nhập nhanh, có kích thước 1Mb nối vào bus nội máy tính sát vi xử lý điều khiển Cache controller Phần lại DRAM, chậm rẻ có dung lượng lớn Hình 6.2 thể sơ đồ khối bên máy 386 Photocopyable 54 Local DRAM 80386DX CPU 82315 Data Buffer 80387DX Coproces sor Local DRAM 82386 System Controller 82385DX Cache Controller 82384 ISA Controller Cache SRAM Local DRAM BIOS EPROM Industry standard architecture (ISA) PC/AT expansion bus Local CPU Bus ; System address bus; System control/ status bus System data bus; Peripheral bus Hình 6.2 Phần trung tâm máy tính AT 386 Trong sơ đồ: Vi xử lý 80386, đồng xử lý toán 80387, cache controller 82385 nối trực tiếp với thành bus local Các đường địa A2-A31 386 nối trực tiếp tới đường tên 82385DX, đường số liệu D0D31 386 nối trực tiếp tới đường số liệu tên 387DX Hơn nữa, chân quy định chu kỳ bus D/C#, W/R# M/IO# nối trực tiếp tới chân tương ứng 82385DX Từ bus local VXL, đường địa đệm chốt địa bit 74373 (không vẽ hình) Các đường số liệu bus local đệm hai chiều Data Buffer 82345 Photocopyable 55 System Controller 82346 trái tim chipset 340 Nó nối tới bus local 386, bus mở rộng ISA, Data buffer 345, ISA Controller 344 Nó thực số chức sau: - Nhận xung đồng hồ từ bên để phát nhịp clock TURBO clock chậm - Làm trọng tài bus (các việc DMA làm tươi nhớ) - Phát tín hiệu địa hàng RAS địa cột CAS đến dãy nhớ toàn bộ nhớ DRAM MainBoard, phát tín hiệu ghi vào RAM - Phát tín hiệu ready, tín hiệu Reset CPU - Giao tiếp đồng xử lý với CPU Controller ISA 82344 nối bus local CPU với bus hệ thống để làm chức giao tiếp với CPU, system controller 346, data buffer 345, ROM, bus, thiết bị ngoại vi sau: - Nhận tín hiệu BE0# - BE3# CPU, ROM# IOCHRDY từ bus ISA để sinh tín hiệu chọn byte chẵn byte lẻ SA0# SBHE# - Tạo tín hiệu giao tiếp 344, 345 346 - Chứa khối điều khiển ngoại vi Peripheral Control gồm vi mạch có độ tích hợp cực cao (VLSI) quen thuộc: hai chip 82C59 (ngắt), hai chip 82C37A (DMAC), vi mạch định thời 82C54, ghi địa trang 74LS612, driver cho loa, port B parallel I/O, đồng hồ thời gian thực đếm làm tươi nhớ - Giải mã địa để tạo tín hiệu chọn chip 8042CS# cho controller bàn phím 8042 ROMCS# phép chọn ROM BIOS Vi mạch Peripheral Combo 82341 ghép vào bus mở rộng bus ISA, chứa VLSI để thực số chức thiết bị ngoại vi sau đây: - Hai cổng nối tiếp không đồng 16C450 - Một cổng song song cho máy in - Đồng hồ thời gian thực - RAM sổ tay, controller cho bàn phím chuột - Interface cho đĩa cứng (tiêu chuẩn IDE) Controller đĩa mềm 82077 điều khiển tới ổ đĩa mềm loại 5”1/2 3”1/2 III.2 Tổ chức nhớ RAM máy tính Xét trường hợp máy 386, có 32 bit địa chỉ, từ 00000000H đến FFFFFFFFH, ứng với GByte không gian nhớ vật lý Về quan điểm phần cứng, ta chia không gian thành dãy nhớ rộng byte, độc lập nhau, bank0 - bank3, bank kích thước GByte Chúng cần tín hiệu Bank Enable BE0# tới BE3# Trong hình 7.4 sau, ta thấy địa A2 - A31 đặt song song vào tất bank nhớ Còn bank nhớ cung cấp byte số liệu cho 32 đường số liệu Photocopyable 56 Ở chế độ thực, 386 dùng đường địa A2 - A19 tín hiệu BE# dùng để chọn bank nhớ Mỗi bank có 256 KByte Từ hình 6.3 ta thấy không gian nhớ vật lý tổ chức thành dãy từ kép (32bit) Do từ kép xếp hàng (aligned) bắt đầu địa bội số Dùng tổ hợp tín hiệu BE# truy nhập vào format khác (byte, từ, từ kép) hình 6.4 Việc truy nhập vào địa đầu từ kép cần chu kỳ bus (khi từ kép xếp hàng) chu kỳ bus (khi từ kép xếp lệch hàng, misaligned) a Vi xử lý 80386 Name CLK2 A31-A2 BE3-BE0 D31-D0 BS16 W/ R D/ C M/ IO ADS READY NA LOCK INTR NMI RESET HOLD HLDA Funtion Type System clock Address bus Byte enable Data bus Bus size 16 Write/ Read indication Data/ Control indication Memory/ IO indication Address status Transfer acknowledge Next address request Bus lock indication Interrupt request Nonmaskable interrupt request System reset Bus hold request Bus hold acknowledge I O O I/O I O O O O I I O I I I I O Photocopyable 1 1/0 1/0 1/0 0 0 1 1 57 PEREQ BUSY ERROR Coprocessor request Coprocessor busy Coprocessor error I I I 0 Hình 6.3 Vi xử lý 386 tổ chức không gian nhớ vật lý Photocopyable 58 Hình 6.4 Truy nhập hàng (aligned) vào byte, từ, từ kép Hình 6.5 Truy nhập chệch hàng từ kép III.3 Interface VXL nhớ (h 6.6) Photocopyable 59 Hình 6.6 Sơ đồ giao tiếp VXL với nhớ Sơ đồ giao tiếp vi xử lý 386 với nhớ chế độ bảo vệ vẽ hình 6.6 Ta thấy giao tiếp bao gồm việc: - Giải mã trạng thái vi xử lý (ADS#, M/IO#, D/C#, W/R#) để cấp tín hiệu điều khiển bus (ALE#, MWTC#, MRDC#, OE# cho nhớ, DT/R# DEN#) - Giải mã địa cao (A29-A31) để có tín hiệu chọn chip CE0# - CE7#, cho trường hợp chip bit, chốt địa A2-A28 CE0# - CE7# để đưa sang nhớ - Đệm truyền số liệu hai chiều VXL nhớ điều khiển tín hiệu cho phép đưa số liệu EN# định hướng truyền DIR - Từ tín hiệu BE0# - BE3# MWTC# cấp điều khiển viết lên bank nhớ WEB0# - WEB3# - Bộ nhớ cấp tín hiệu NA#, BS# READY# cho VXL III.4 Giải mã địa Latch địa chỉ, đệm hai chiều số liệu Bộ giải mã địa đặt trước sau chốt (h 6.7a,b) Sau chốt địa có cần đệm riêng cho địa I/O Ví dụ dùng 4F244 sink 64 mA (h 6.7c) Photocopyable 60 Hình 6.7 Giải mã latch địa (a, b), đệm địa cho I/O Photocopyable 61 Chanel GIÁO TRÌNH KIẾN TRÚC MÁY TÍNH Ngô Như Khoa Register Operat ion Base and current address WRITE Current address READ Base and current word count Current word count Base and current address Base and current word count WRITE WRITE READ Current word count Base and current address WRITE Current address READ Base and current word count WRITE READ Current word count READ READ Current address WRITE Base and current address WRITE Current address READ Base and current word count WRITE READ Current word count Bảng : SIGNAL CS IOR IOW A3 A A1 A0 Intern al FLIP FLOP Data bus DB0 DB7 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 A0 - A7 A8 - A15 A0 - A7 A8 - A15 W0 - W7 W8 - W15 W0 - W7 W8 - W15 A0 - A7 A8 - A15 A0 - A7 A8 - A15 W0 - W7 W8 - W15 W0 - W7 W8 - W15 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 A0 - A7 A8 - A15 A0 - A7 A8 - A15 W0 - W7 W8 - W15 W0 - W7 W8 - W15 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 A0 - A7 A8 - A15 A0 - A7 A8 - A15 W0 - W7 W8 - W15 W0 - W7 W8 - W15 Các ghi địa DMAC8237 Photocopyable 77 Gi¸o tr×nh KiÕn tróc m¸y tÝnh Ng« Nh Khoa Trong máy tính AT ta dùng hai DMAC, địa chúng mapping I/O sau: 000 -01F : DMAC 1(8237A) 0C0 -0DF : DMAC (8237) 087, 083, 081, 082, 08B, 089, 08A, 08F: DMA Page Register (cấp địa A16 -A23 cho kênh 0, 1, 2, 3, 5, 6, 7, làm tươi) Bốn kênh DMAC ( đánh số từ tới ) dùng để truyền số liệu bit adapter I/O bit với nhớ 16 bit Mỗi kênh giúp truyền 16 MByte số liệu tổ chức thành khối 64 kByte ( Các chân BHE đảo A0) DMAC2 có kênh từ -7 Kênh dùng để nối tầng bốn kênh đến vào VXL Ba kênh 5, 6, dùng truyền số liệu 16 bit adapter I/O 16 bit với nhớ 16 bit Các kênh DMA truyền 16 MByte khối 128 kByte Các kênh 5, 6, truyền số liệu byte bắt đầu địa lẻ (các chân A0, BHE = 0) Trong slot ISA máy vi tính AT có chân sau dùng cho hai DMAC: DRQ0, DRQ1, , DRQ2, DRQ3, DRQ4, DRQ5, DRQ6, DRQ7 DACK0 ACK1, DACK2, DACK3, DACK4, DACK5, DACK6, DACK7 IV Bộ nhớ ảo Để giải vấn đề kích thước nhớ vật lý không đủ chứa hệ điều hành với chương trình người sử dụng, đồng thời vấn đề vùng nhớ phải bảo vệ cách chắn để khỏi bị chương trình người sử dụng làm hỏng: Người ta sử dụng chế nhớ ảo Đó kết hợp nhớ ẩn (SRAM với tốc độ cao), nhớ (DRAM) nhớ phụ ( ổ đĩa cứng), hoath động quản lý MMU, cho quan điểm lập trình người sử dụng, tập hợp nhớ quan niệm nhớ với dung lượng lớn (gần dung lượng ổ đĩa cứng) lại làm việc tốc độ cao (gần tốc độ nhớ chính) Cấu trúc phân cấp nhớ sơ đồ sau: Virtual Memory Bộ vi xử lý Main memory Page Secondar y memory Hình 6.17 Bộ nhớ ảo Photocopyable 78 Gi¸o tr×nh KiÕn tróc m¸y tÝnh Ng« Nh Khoa Bộ nhớ ảo quản lý cách chia nhớ thành mảng nhỏ có độ lớn tính theo đoạn, chế gọi phân đoạn (đối với họ Intel có từ VXL 80286 trở đi) trang, chế gọi phân trang ( họ Intel có từ VXL 80386) trở Trong nhớ ảo vậy, mảng mã lệnh mảng liệu dùng cho chương trình tải từ ổ đĩa vào DRAM truy nhập đến điều khiển nhớ ẩn cần thiết Nếu chương trình chạy cần đến mảng mã lệnh hay mảng liệu mà không chứa DRAM tải vào DRAM Nếu DRAM không đủ không gian để chứa mảng DRAM xác định theo tiêu chuẩn định để bị đẩy lại ổ đĩa, nhường chỗ cho mảng cần lấy vào Một chế tương tự điều khiển hoạt động nhớ ẩn nhớ Nói cách khác, nhớ DRAM đóng vai trò nhớ ẩn nhớ phụ, nhớ cache dóng vai trò nhớ ẩn cho DRAM Trong thực tế đoạn có độ lớn từ byte đến 4GB trang thông thường có độ lớn 4KB Theo quan điểm nhớ ảo nhớ vật lý chỗ chứa mảng (các đoạn hay trang) có liên hệ với hệ điều hành với chương trình nngười sử dụng Để truy nhập đến nhớ ảo ta dùng địa ảo (địa lôgic), truy nhập đến nhớ vật lý ta phải dùng địa vật lý Trong hệ VXL có MMU, CPU hoạt động cần đọc lệnh hay toán hạng đưa địa ảo lệnh toán hạng MMU nhận địa ảo dịch (chuyển đổi) địa vật lý, địa đưa lên bus địa để truy nhập nhớ vật lý (hình 6.18) địa ảo dịch địa MMU địa vật lý Hình 6.18 Chức chuyển đổi địa MMU III.1 Phân trang nhớ Trong chế độ làm việc theo kiểu phân trang, độ lớn trang chọn 4KB để đạt tốc độ tối ưu trao đổi trang liệu ổ đĩa nhớ Khi làm việc theo kiểu phân trang, địa lôgic đưa qua phận phân trang để dịch thành địa vật lý Trong VXL từ 80386 trở có ghi điều khiển CR dài 32 bit, đánh số từ CR0-CR3 Khi muốn cho vi xử lý làm việc theo chế độ phân trang, ta phải đưa bit điều khiển thích hợp vào ghi Photocopyable 79 Gi¸o tr×nh KiÕn tróc m¸y tÝnh Ng« Nh Khoa CR0 cho CR031 = CR3 lúc chứa địa sở bảng danh mục bảng trang Địa tuyến tính gồm ba phần: + Phần danh mục (Directory) cộng với nội dung CR3 để vào danh mục mong muốn danh mục bảng trang + Phần bảng trang (Page Table) cộng với nội dung danh mục mong muốn danh mục cácbảng trangthu để ghi tiếp vào bảng trang mong muốn ảng trang + Phần lệch (offset) cộng với nội dung bảng trang mong muốn bảng trang thu ddể tiếp vào toán hạng mã lệnh cần tìm giới hạn khuôn trang mong muốn DIRECTORY Địa tuyến tính TABLE OFFSET Σ Σ Σ Bộ nhớ vật lý CR3 Bảng trang Danh mục bảng trang Hình 6.19 Dịch địa tuyến tính-địa vật lý hệ thống phân trang Cơ chế bảo vệ CPU làm việc chế độ phân trang sau: Trong bảng trang, mục cho khuôn trang 4KB bao gồm bit địa sở khuôn trang bit quản lý Trong danh mục bảng trang vậy, mục cho bảng trang bao gồm bit địa sở bảng trang bit quản lý Trong số bit quản lý có bit U/S (user/supervisior) dùng để mã hoá mức đặc quyền (U/S = biểu thị mức đặc quyền hệ điều hành Photocopyable 80 Gi¸o tr×nh KiÕn tróc m¸y tÝnh Ng« Nh Khoa CHƯƠNG VII GIAO DIỆN TRONG MÁY VI TÍNH Một hệ thống máy tính điển hình từ cỡ nhỏ đến cỡ trung bình, bao gồm vi xử lý trung tâm, nhớ hệ thống phối ghép vào/ Các thành phần liên hệ với thông qua hệ thống bus Chương nghiên cứu phần cuối hệ thống máy tính, phối ghép vào/ Cụ thể chip phối ghép vào/ ra, máy tính liên hệ với giới bên thông qua chip I Các chip vào/ (I/O chip) Trong giới máy tính, có nhiều loại chip vào/ra chủng loại chip liên tục xuất Trong số chip thông dụng nói đến chip điều khiển truyền thông UART, USART, chip điều khiển hiển thị hình CRTC, chip điều khiển đơn vị ổ đĩa HDC/FDC chip điều khiển vào/ qua cổng song song PIO I.1 Chip nhận - phát không đồng UART Chip UART (Universal Asynchronous Receiver Transmitter), đọc byte liệu từ bus liệu chuyển bit liệu lên đường dây nối tiếp tới thiết bị đầu cuối (terminal) nhận liệu từ terminal Các chip UART thường hoạt động tốc độ từ 50bps tới 19,2 Kbps I.2 Chip nhận - phát đồng bộ/không đồng USART Chip USART(Universal Synchronouns Asynchronous Receiver Transmitter) quản lý việc truyền liệu đồng việc sử dụng nhiều giao thức khác nhau, sử dụng tất chức UART I.3 Các chip vào/ra song song PIO(Parallel I/O) Một chip PIO điển hình chip 8255A, hình 7.1 Nó có 24 cổng vào/ra, ghép nối với thiết bị tương thích TTL, bàn phím, chuyển mạch, máy in Cho phép CPU đọc ghi bit liệu cổng vào/ra, làm cho chip hoạt động linh hoạt Photocopyable 81 Gi¸o tr×nh KiÕn tróc m¸y tÝnh Ng« Nh Khoa CHƯƠNG VIII VÀO RA DỮ LIỆU VỚI THIẾT BỊ NGOẠI VI I Vai trò nhiệm vụ phối ghép I.1 Vai trò phối ghép Bộ phối ghép nằm trung gian máy vi tính thiết bị ngoài, đóng vai trò trung chuyển liệu (nhận truyền) chúng Khi truyền liệu từ máy vi tính thiết bị ngoài, phối ghép đóng vai trò nhận liệu từ máy tính nguồn cấp liệu cho thiết bị Khi truyền liệu từ thiết bị vào máy vi tính, phối ghép đóng vai trò nhận liệu từ thiết bị nguồn cấp liệu vào cho máy tính I.2 Nhiệm vụ phối ghép Bộ phối ghép làm nhiệm vụ phối hợp trao đổi liệu máy tính thiết bị mức công suất tín hiệu, dạng tín hiệu, tốc độ phương thức trao đổi I.2.1 Phối hợp mức công suất tín hiệu Mức tín hiệu máy vi tính thường mức (0V, 5V) thiết bị ngoài, mức cao (± 15V, ± 48V) thấp (