BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ Chuyên ngành: Kỹ thuật điện tử Mã số: 62520203 TÓM TẮT LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI – 2017 Công trình hoàn thành Trường Đại học Bách Khoa Hà Nội Tập thể hướng dẫn khoa học: TS Nguyễn Vũ Thắng TS Phạm Nguyễn Thanh Loan Phản biện 1: Phản biện 2: Phản biện 3: Luận án bảo vệ trước Hội đồng đánh giá luận án tiến sĩ cấp trường họp Trường Đại học Bách Khoa Hà Nội vào hồi giờ, ngày tháng năm 2017 Có thể tìm hiểu luận án tại: Thư viện Tạ Quang Bửu, Trường ĐHBK Hà Nội Thư viện Quốc gia Việt Nam GIỚI THIỆU LUẬN ÁN Tính cấp thiết luận án Xu hướng sử dụng ngày rộng rãi thiết bị di động cầm tay dẫn đến nhu cầu bắt buộc cho mạch ADC công suất thấp ADC công suất thấp giúp giảm nhiệt tiêu tán, từ cho phép sử dụng kỹ thuật đóng gói nhỏ gọn rẻ tiền Ngoài ra, ADC công suất thấp tiêu thụ lượng nên kéo dài thời gian sử dụng pin cho thiết bị điện tử Trong cấu trúc ADC, mạch ADC kiểu ghi xấp xỉ liên tiếp (Successive Approximation Register Analog to Digital Converter – SAR ADC ) sử dụng rộng rãi thực tốn phần cứng tiêu thụ lượng [8,84,113,115] Bên cạnh đó, thời gian gần nghiên cứu sản phẩm điện tử hữu phát triển mạnh mẽ có tính chất đặc biệt mỏng, nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao in [12,21,65,88,109] Tuy nhiên, góc độ thiết kế mạch, nghiên cứu công bố cho thấy vi mạch hữu nhiều hạn chế thiếu mô hình đặc trưng, hiệu thấp, độ ổn định kém, tần số hoạt động thấp [48,118,125] Do đó, hướng nghiên cứu thiết kế vi mạch hữu cần nhận nhiều quan tâm giới học thuật Xét khía cạnh chiến lược phát triển, Chính phủ Việt Nam đưa lĩnh vực thiết kế IC vật liệu vào danh sách lĩnh vực mũi nhọn ưu tiên phát triển năm 2020 [1] Vì vậy, nói việc phát triển nghiên cứu IC nói chung SAR ADC hữu nói riêng cần thiết Mục tiêu luận án Mục tiêu luận án nghiên cứu thiết kế vi mạch SAR ADC hữu công suất thấp từ transistor màng mỏng hữu mô hình hóa dựa liệu đo đặc tính điện sau chế tạo thực tế Nhiệm vụ luận án Nhiệm vụ của luận án xác định mô hình phù hợp xác định thông số cho OTFT kênh P kênh N dựa kết đo thực nghiệm Các mô hình OTFT đưa vào thư viện công cụ thiết kế chuyên dụng Tính đắn mô hình chứng minh cách mô số mạch logic mạch tương tự Sau có mô hình linh kiện bản, luận án cần nghiên cứu thiết kế mô mạch SAR ADC công suất thấp Cuối cùng, luận án cần đề xuất giải pháp để giảm thiểu công suất cho mạch SAR ADC hữu vừa thiết kế Phương pháp nghiên cứu Luận án kết hợp nhiều phương pháp để thực mục đích nghiên cứu Cụ thể là: Tìm hiểu phân tích đặc tính điện transistor màng mỏng hữu để lựa chọn mô hình phù hợp Kết hợp với công cụ tìm hàm toán học công cụ thiết kế mô mạch chuyên dụng để việc xây dựng mô hình xác nhanh Khảo sát chi tiết nghiên cứu trước để lựa chọn cấu trúc tối ưu phù hợp cho mạch SAR ADC hữu cần thiết kế Đánh giá thông số mạch sau thiết kế để tìm cách cải tiến đề xuất cấu trúc tiết kiệm lượng đảm bảo hiệu Tình hình nghiên cứu nước Tính đến hết năm 2016 số lượng nghiên cứu SAR ADC tăng với tốc độ nhanh vượt trội so với nghiên cứu ADC khác theo liệu IEEE [40] Điều thể mức độ hấp dẫn SAR ADC nhà nghiên cứu Mặc dù có tầm quan trọng lớn coi ngành công nghiệp lõi nghiên cứu IC nói chung ADC nói riêng Việt nam mức độ khiêm tốn, nghiên cứu nước công bố ADC [5,58,74] Các sở đào tạo chuyên sâu vi mạch chủ yếu TP Hồ Chí Minh Hà Nội trung tâm ICDREC BKIC Khối doanh nghiệp có bước phát triển mạnh mẽ chiều rộng chiều sâu công ty FSoft, tập đoàn FPT; Renesas Việt Nam Điều có nghĩa hướng nghiên cứu xây dựng mô hình cho linh kiện thiết kế vi mạch hữu hướng nghiên cứu mới, cần thiết có nhiều hội phát triển Đóng góp luận án Kết nghiên cứu đóng góp luận án thể điểm sau: 1) Xây dựng thành công mô hình cho số loại OTFT, bao gồm P-OTFT N-OTFT với vật liệu hữu pentacene fullerene đế SOI (Silicon on Insulator ) P-OTFT với lớp điện môi cực cửa PVC (Poly (Vinyl Cinnamate)) đế dẻo Kết công bố công trình: [C1], [C2] [J4] 2) Thiết kế mô thành công mạch SAR ADC hữu kiểu bù công suất thấp Các cấu trúc điển hình mạch ADC phân tích so sánh chi tiết để xác định loại phù hợp với vi mạch hữu Mạch sau thiết kế khảo sát kỹ lưỡng để xác định dải giá trị đầu vào giá trị tối ưu công suất thấp mà đảm bảo hiệu Kết công bố công trình: [J1], [J2], [J3] [C4] 3) Đề xuất hai giải pháp giảm thiểu công suất cho mạch Một là, đề xuất cấu trúc tiết kiệm lượng cho D flip-flop, cấu trúc D-FF điều khiển hai sườn xung dạng lai, viết tắt H-DEDFF để nhờ giảm thiểu công suất cho mạch SAR ADC Hai là, đề xuất sử dụng OTFT điện áp thấp với chất điện môi cực cửa PVC thay cho SiO2 thông thường Kết công bố công trình: [C3] [J4] Bố cục luận án Nội dung luận án chia thành chương Chương giới thiệu loại ADC xác định loại ADC phù hợp với tiêu chí công suất thấp Chương giới thiệu điện tử hữu nghiên cứu tiêu biểu công bố mô hình hóa OTFT ADC hữu để từ xác định chi tiết vấn đề tồn mà luận án cần giải Chương trình bày cấu trúc đặc tính điện OTFT để từ đề xuất cách thức xây dựng mô hình cho OTFT Chương trình bày chi tiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện mô hình hóa Chương Các mạch chạy thử kiểm nghiệm riêng trước kết nối với toàn mạch Chương luận án tập trung tìm giải pháp giảm thiểu công suất cho mạch thiết kế Cuối phần kết luận chung tóm tắt lại kết quả, đóng góp nghiên cứu sinh luận án hướng phát triển tương lai Chương Tổng quan chung 1.1 Khảo sát nghiên cứu ADC Nguồn liệu sử dụng cho thống kê bao gồm: thống kê Boris Murmann từ năm 1997 tới 2016 [69] thư viện số IEEE [40] Hình 1.6 biểu diễn mối quan hệ công suất tiêu thụ P với độ phân giải hiệu dụng ENOB loại ADC 1.00E+03 1.00E+02 1.00E+01 1.00E+00 1.00E-01 PP (W) (W) 1.00E-02 1.00E-03 Flash Pipelined Sigma-Delta SAR 1.00E-04 1.00E-05 1.00E-06 1.00E-07 1.00E-08 1.00E-09 1.00E-10 0.0 4.0 8.0 12.0 16.0 20.0 ENOB (bit) ENOB (bit) Hình 1.6: Mối quan hệ công suất tiêu thụ P (W ) EN OB (bit) loại ADC Xét dải tần số làm việc, hình 1.7 thể mối quan hệ công suất tiêu thụ P tần số lấy mẫu fS Để đánh giá hiệu suất sử dụng lượng, sử dụng biểu đồ hình 1.8 để thể mối quan hệ FoM ENOB Hình 1.8 dải giá trị ENOB tăng dần từ flash, SAR, pipelined đến sigma-delta Vì thông số FoM nhỏ tốt nên hình cho thấy loại SAR ADC sigma4 1.00E+03 1.00E+02 1.00E+01 1.00E+00 1.00E-01 PP(W) (W) 1.00E-02 1.00E-03 Flash Pipelined Sigma-Delta SAR 1.00E-04 1.00E-05 1.00E-06 1.00E-07 1.00E+03 1.00E-08 1.00E+02 1.00E-09 1.00E+01 1.00E-10 1.00E+00 1.00E+02 1.00E-01 1.00E+05 1.00E+08 1.00E+11 ffSS(Hz) (Hz) P (W) 1.00E-02 1.00E-03 Flash 1.00E-04 Hình 1.7: Mối quan hệ công suất tiêu thụ P Pipelined (W ) tần số lấy mẫu Sigma-Delta 1.00E-05 fS (Hz) loại ADC SAR 1.00E-06 1.00E-07 1.00E-08 1.00E-09 1.00E-10 delta sử dụng lượng hiệu 1.00E+05 với1.00E+08 FoM1.00E+11 khoảng (1−100 f J/conv) 1.00E+02 ff (Hz) (Hz) hai loại lại giá trị khoảng (100 − 3000 f J/conv) SS 20.0 ENOB (bit) (bit) ENOB 16.0 12.0 Flash Pipelined Sigma-Delta SAR 8.0 4.0 0.0 1.0E-01 1.0E+01 1.0E+03 1.0E+05 FoM FoM(fJ/conv) (fJ/conv) Hình 1.8: Mối quan hệ EN OB (bit) F oM (f J/conv) loại ADC Tóm lại, xét theo khía cạnh tiết kiệm lượng rõ ràng SAR ADC loại ADC đạt mức tiêu thụ lượng tần số lấy mẫu độ phân giải mức trung bình Vì hiệu suất sử dụng lượng loại ADC đạt mức cao (thể FoM thấp) 1.2 Điện tử hữu Vật liệu hữu vật liệu đầy hứa hẹn thay cho vật liệu vô silicon tính tương thích sinh học tự nhiên, mềm dẻo, siêu mỏng, siêu nhẹ, chi phí thấp (do vật liệu rẻ, trình sản xuất sử dụng nhiệt độ thấp ) in [12,30,91,92,99,127] Những đặc điểm cho phép sản xuất mạch điện tử hữu có tính linh hoạt cao chí mặc được, dán lên kiểu bề mặt hay cấy vào thể sống để thuận tiện cho việc theo dõi kiểm soát trình trạng sức khỏe Ngoài ra, đặc tính mềm dẻo uốn cong với bán kính cực nhỏ nên người ta ứng dụng vật liệu để sản xuất hình cong, pin mặt trời diện tích lớn cuộn hay thẻ nhận dạng vô tuyến RFID (Radio Frequency Identification) siêu mỏng, xem minh họa hình 1.9 LED chiếu sáng Điện thoại uốn cong Điện tử siêu mỏng, siêu nhẹ Đồng hồ thông minh RFID Tấm pin mặt trời Hình 1.9: Một số ứng dụng điện tử hữu [114] Tuy nhiên, sản phẩm điện tử hữu tồn hạn chế tuổi thọ ngắn [27,57], độ linh động điện tử lỗ trống loại vật liệu hữu thấp, xấp xỉ cm2 /V s [12,16,89], điện áp làm việc cao điện áp ngưỡng lớn [2,18,124] diện tích lớn [17,22,93] Tóm lại, điện tử hữu xu hướng phát triển với nhiều lợi vượt trội mà điện tử vô kết nghiên cứu hạn chế chưa đầy đủ nên cần nghiên cứu chuyên sâu 1.3 Các nghiên cứu thiết kế mạch tích hợp hữu Tùy thuộc vào điều kiện công nghệ mà lưu đồ trình thiết kế mạch tích hợp khác Việc thiết kế vi mạch vô phần lớn thực giai đoạn sử dụng thư viện nút công nghệ hoàn thiện vào sản xuất đại trà mạch hữu giai đoạn phát triển Vì vậy, với mạch hữu cơ, lượng lớn mạch thực theo cách sản xuất trực tiếp [36,41,50] bắt đầu xuất nghiên cứu thực mô hình hóa để thiết kế mô trước sản xuất [54,61] chưa có thư viện gắn với sản xuất công bố Trong luận án này, tác giả đặt mục tiêu thiết kế mạch SAR ADC công suất thấp từ p- n-OTFT sau mô hình hóa với hai loại đường đặc tuyến truyền đạt đặc tuyến OTFT sản xuất mẫu Quá trình thể thành công đoạn thể hình 1.17 S D Sản xuất đo thông số IDS (A) IDS (A) G VGS (V) Hàm truyền đạt họ đặc tuyến VDS (V) Mô hình hóa P- N-OTFT sử dụng OPDK Thiết kế mô mạch SAR ADC sử dụng OPDK Tối ưu hóa * Thiết kế layout chế tạo thật *: Hình mang tính minh họa, nguồn Internet Hình 1.17: Các nội dung thực luận án Chương Xây dựng mô hình cho transistor màng mỏng hữu 2.1 Giới thiệu OTFT Các đặc tính điện OTFT thể vùng hoạt động có nhiều điểm chung với transistor hiệu ứng trường thông thường [57,73,124] 1E-5 VDS = - V 1E-6 VDS 1E-8 1E-9 1E-11 -3 (c) VGS = -4 V -8 1E-7 1E-10 (a) -10 ID (A) VGS ID (A) ID (b) -2 -1 VGS (V) -6 VGS = -3.5 V -4 VGS = -3 V -2 VGS = -2.5 V -2.0 -1.5 -1.0 -0.5 0.0 VDS (V) I D Hình 2.3: (a) Điện áp đặt lên cực P-OTFT VGSdòng tương ứng Một ví dụ (b) Đặc tuyến truyền đạt (c) Họ đặc tuyến đầu p-OTFT VDS Với OTFT, điện áp cực đưa vào ký hiệu hình 2.1 dòng điện cực máng đơn giản hóa theo [25,51,73,112] sau: sfds 70 + Khi điện áp cực máng VDS < (VGS − Vth ), OTFT hoạt động vùng tuyến tính với giá trị dòng cực máng theo biểu thức: ID = V2 εr ε0 W × × µ × [(VGS − Vth ) × VDS − DS ] tox L + Khi điện áp cực máng VDS > (VGS − Vth ), OTFT trạng thái dẫn bão hòa, dòng cực máng dòng bão hòa tính theo biểu thức: ID = εr ε0 W × × × µ × (VGS − Vth )2 , tox L đường truyền đạt % đường đặc tuyến Trong đó, kết nghiên cứu Marinov, Li Torricelli chưa thật tốt Cụ thể đường đặc tuyến ra, sai số đoạn đánh dấu khoảng (4 − 10 %) đặc tuyến truyền đạt, đoạn thể dòng điện rò hoàn toàn chưa liên quan tới giá trị thực nghiệm -4 10 -5 10 -6 10 -7 10 -8 10 -9 |ID| (A) 10 -2 Khoảng sai số 10% -4 10 -5 10 -6 10 -7 10 -8 10 -9 VGS (V) 40 20 10 -8 -6 -4 -2 VGS (V) Khoảng sai số 3% 10 VDS (V) Khoảng sai số 10% VDS = - V VGS= V 30 10 -10 -10 VGS= 10 V 50 -10 10 10 60 VDS = V ID (A) 10 -ID (A) |ID| (A) H VGS=-10 V VGS=-8 V -10 -8 Khoảng sai số 3% -6 -4 VDS (V) -2 79 Hình 2.11: Đặc tuyến truyền đạt (trái) đặc tuyến đầu (phải) theo nghiên cứu (từ xuống dưới) Marinov cộng [20,48,67], Li cộng [48,61] nghiên cứu có bổ sung thêm sai số điểm đo thực nghiệm 11 -4 10 -5 10 -6 10 -7 10 -8 10 -9 10 60 VDS = V Khoảng sai số 10% -10 -2 VGS= 10 V 50 ID (A) |ID| (A) 10 VGS (V) 40 VGS= V 30 20 Khoảng sai số 3% 10 10 10 VDS (V) ok -4 Hình 2.12: Đặc tuyến truyền đạt (trái) đặcV tuyến đầu (phải) theo nghiên 10 =-10 V Khoảng -5 VDS = - V 10 -7 sai số điểm đo thực 4nghiệm (dưới) 10 -8 GS Khoảng 10 -ID (A) |ID| (A) số 10% số 3% 10 cứu Torricelli cộng sai[107] (trên) 5và nghiên cứu nàysaicó bổ sung thêm -6 VGS=-8 V -9 10 kết mô bám sát kết thực nghiệm cho thấy thông -10 10 -10 -8 -6 -4 -2 -10 -8 -6 -2 mô hình mà luận án chọn có tính đồng-4thuận cao với linh VGS (V) VDS (V) Việc số 79 kiện thực tế Kết khảo sát đặc tuyến tần số mô hình OTFT tần số cắt linh kiện đạt giá trị 10, kHz 40, kHz tương ứng với transistor loại P loại N, độ rộng kênh dẫn W = mm chiều dài kênh dẫn L = 50 µm Như linh kiện sử dụng để thiết kế mạch tích hợp xử lý tín hiệu dải tần số từ kHz trở xuống tín hiệu điện sinh [81,89,94] Sau mô hình hóa, transistor sử dụng để thiết kế số vi mạch hữu kiểu bù mạch cổng truyền dẫn, mạch đảo, mạch NOR, mạch NAND, D flip-flop mạch so sánh Các mạch hoạt động theo chức lý thuyết 12 Chương Nghiên cứu thiết kế mạch SAR ADC hữu 3.1 Mục tiêu thiết kế sơ đồ khối Như phân tích chương 1, xét khía cạnh tiêu thụ công suất mạch SAR ADC hiệu loại ADC Bên cạnh đó, OTFT sử dụng vật liệu hữu pentacene fullerene đế SOI mô hình hóa thành công chứng minh phù hợp với tần số điện sinh trình bày Chương dùng để thiết kế mạch tích hợp hữu thử nghiệm với nhiều mạch Do vậy, kết hợp điều kiện để thiết kế mạch SAR ADC theo đề xuất Chương hoàn toàn có tính khả thi Cụ thể mạch SAR ADC dự kiến thực có đặc tính thiết kế kiểu bù, tức sử dụng hai loại p- n-OTFT; mạch có cấu trúc kiểu công suất thấp ứng dụng lĩnh vực điện tử y sinh Sơ đồ SAR ADC có nhược điểm lớn dễ bị ảnh hưởng nhiễu nguồn đầu vào hay nhiễu biến đổi đồng pha Vì vậy, để loại trừ loại nhiễu này, tác giả sử dụng sơ đồ kiểu hai đầu vào vi sai [37] mô tả hình 3.3 Với sơ đồ khối hình 3.3, mạch có khả loại bỏ nhiễu đầu vào đồng pha, triệt tiêu hài bậc cao đặc biệt nhân đôi dải điện áp đầu vào Tuy nhiên, sơ đồ mạch có nhược điểm dùng tới hai mạch đầu vào có nhiệm vụ lấy mẫu giữ mẫu hai DAC nên công suất tiêu hao nhiều mạch chiếm diện tích lớn Để hạn chế gia tăng công suất diện tích việc sử dụng hai mạch DAC, mạch thiết kế kiểu điện dung (Capacitive DAC – CDAC ) 13 clk1 clk5 vref C-DAC1 vin vip v- Bstr1 v+ Bstr2 clk6 - outn + outp D-FF1 B1 B2 B6 SAR logic Dout register clk1 clk C-DAC2 vref clk1 clk5 bit1 clk6 bit6 Hình 3.3: Sơ đồ khối SAR ADC vi sai [37] [63,113] Khi tổng giá trị điện dung sử dụng mạch DAC 2N × C0 với C0 tụ điện đơn vị mạch Các giá trị điện dung tụ tương ứng C1 = C0 , Ci+1 = × Ci Ví dụ, với loại bit khối DAC có tụ lớn 32 × C0 tổng giá trị điện dung toàn khối 64 × C0 Thuật toán điều khiển SAR hình 3.1 cải tiến trở thành thuật toán chuyển mạch tụ đơn điệu (monotonic capacitor switching 58mô tả hình 3.4, theo [63] Từ lưu đồ nhận thấy procedure) mạch chuyển đổi chênh lệch hai đầu vào đầu vào riêng biệt Nghĩa là, với thuật toán này, thời điểm bắt đầu trình chuyển đổi, giá trị MSB xác định cách so sánh trực tiếp vip vin mà không cần chuyển mạch bit MSB mang giá trị điện áp đầu vào cửa thuận lớn điện áp đầu vào cửa đảo so sánh ngược lại Các bit so sánh giá trị đầu vào giá trị đầu DAC bình thường Như vậy, giá trị điện dung toàn mạch giảm 50% so với mạch CDAC bản, nghĩa 2N −1 × C0 14 Hình 3.4: Lưu đồ thuật toán SAR ADC vi sai kiểu chuyển mạch tụ đơn điệu [63] * Thông số thiết kế mạch SAR ADC Từ phân tích trên, mạch SAR ADC hữu thiết kế với thông số đặt bảng tóm tắt 3.1 Bảng 3.1: Các thông số đầu vào mạch SAR ADC Giá trị Thông số Kiểu điện dung Cấu trúc Nguồn cung cấp vdd 10 V Độ phân giải bit Tần số lấy mẫu fS kHz Điện áp tham chiếu vref 6, V Tần số tín hiệu đầu vào 10 Hz pF Tụ đơn vị 15 3.2 Kết mô mạch SAR ADC Phân tích tín hiệu tương tự tái tạo lại từ đầu số nhờ DAC lý tưởng có độ phân giải để trích xuất tham số ENOB, SNDR, THD Phổ tín hiệu phân tích theo phương pháp Fourier nhanh lấy thành phần hài, khoảng thời gian lấy 2048 mẫu, tương ứng với thời gian mô 512 ms Dạng phổ tín hiệu thể hình 3.18 ENOB = 5.05 bit SNR = 32.17 dB THD = -38.40 Hình 3.19: Phổ tín hiệu tương tự tái tạo lại từ dãy bit đầu mạch SAR ADC Kết nghiên cứu hoàn toàn so sánh với số nghiên cứu khác [2,66,82] Các giá trị đạt cho thấy mạch SAR ADC luận án sử dụng tần số lấy mẫu cao kHz, công suất tiêu thụ mạch đạt 883, µW ENOB tốt 5, 05 bit Vì vậy, FoM đạt giá trị nhỏ 13, nJ/conv, thấp 8, lần so với kết tốt trước Marien cộng [66] Hầu hết tín hiệu sinh học kHz [81,89,94], transistor hữu màng mỏng với tần số cắt thường 10 kHz [29,83] hoàn toàn sử dụng để tạo mạch tích hợp hữu để quan trắc tín hiệu điện sinh Trong nghiên cứu tần số cắt linh kiện p- n-OTFT 16 10, kHz 40, kHz mạch SAR ADC hoạt động tốt tần số lấy mẫu kHz với ENOB đạt 5, 05 bit, tần số tín hiệu vào 10 Hz Do thấy mặt tần số độ phân giải ADC vừa thiết kế hoàn toàn ứng dụng cảm biến điện tim điện não 3.3 Đánh giá ảnh hưởng tham số đầu vào mạch Các mạch điện tử có chất lượng phụ thuộc vào tham số đầu vào dù hay nhiều Vì ADC mạch phức tạp có chứa mạch xử lý tín hiệu tương tự mạch xử lý tín hiệu số nên ảnh hưởng chắn đáng kể cần đánh giá thích đáng Các tham số đầu vào cụ thể nguồn điện áp cung cấp, tần số lấy mẫu tần số tín hiệu vào Kết việc đánh giá giúp việc đề xuất ứng dụng mạch có tính sát thực Tiêu chí lựa chọn giá trị tối ưu công suất tiêu thụ tốt, ENOB lớn tốt, SFDR cao tốt, THD FoM nhỏ tốt 3.3.1 Ảnh hưởng nguồn điện áp cung cấp Căn vào đường đặc tính điện linh kiện OTFT dùng để thiết kế mạch mà trình bày chương 2, giá trị điện áp nguồn cung cấp vdd cho mạch lựa chọn để chạy thử từ − 20 V Các giá trị đầu vào khác chọn bảng 3.1 Kết mô mạch thống kê bảng 3.3 Bảng 3.3: Kết mô với giá trị nguồn cung cấp điện áp khác Thông số vdd (V ) 10 12, 15 P (µW ) 883, 1420, 2184 EN OB (bit) 5, 05 4, 74 3, 72 SF DR (dB) 38, 40 4, 17 T HD (dB) −35, 02 −32, 34 −32, 13, 26, 82, F oM (nJ/conv) 17 5; 7, 5; 20 không thành công Khi dùng nguồn có giá trị lớn công suất tiêu thụ tăng nhanh thông số đánh giá chất lượng lại giảm Do đó, tác giả lựa chọn nguồn cung cấp điện áp cho mạch nguồn 10 V 3.3.2 Ảnh hưởng tần số lấy mẫu Vì giá trị thử nghiệm nhiều nên để tiện quan sát, tác giả trình bày việc so sánh thông số dạng biểu đồ thay cho dạng bảng phần Các thông số ENOB, SFDR, P , THD FoM miền tần số biểu diễn hình 3.21 Hình 3.21: Mối quan hệ (a) ENOB-fS -P , (b) SFDR-fS -P , (c) THD-fS (d) FoM-fS Như tần số lấy mẫu tối ưu fS kHz 3.3.3 Ảnh hưởng tần số tín hiệu vào Sau chọn tần số lấy mẫu tối ưu, giá trị fS = kHz giữ cố định, mạch thiết lập để đánh giá tần số tín hiệu đầu vào fin giá trị (1 − 500 Hz) Giá trị lớn 500 Hz tương ứng với tần số 18 lấy mẫu Nyquyst 1000 Hz Kết mô xác định thể hình 3.22 Hình 3.22: Mối quan hệ (a) ENOB-fin -P , (b) SFDR-fin -P , (c) THD-fin (d) FoM-fin Các kết cho thấy tần số đầu vào tối ưu 10 Hz mạch có ENOB SFDR lớn THD, FoM P thấp tần số khác Tóm lại, kết khảo sát cho thấy mạch hoạt động tiết kiệm lượng có chất lượng đảm bảo vdd = 10 V, fS = kHz fin = 10 Hz Khi P , ENOB FoM đạt giá trị 443, µW ; 4, 83 bit 15, nJ/conv 19 Chương Đề xuất giải pháp giảm thiểu công suất cho SAR ADC hữu 4.1 Các giải pháp giảm công suất cho vi mạch hữu Các giải pháp để giảm công suất cho vi mạch hữu chia thành loại sau: + Giải pháp 1: Tối ưu hóa khối mạch + Giải pháp 2: Lựa chọn linh kiện điện áp thấp + Giải pháp 3: Tối ưu hóa layout toàn mạch + Giải pháp 4: Cải tiến thuật toán điều khiển khối logic Trong giải pháp giải pháp mà tác giả luận án hướng đến mang tính khả thi với điều kiện làm việc tác giả 4.2 Đề xuất cấu trúc cho mạch D-FF Mạch D-FF có hai loại phân chia theo cách hoạt động với xung nhịp Đó là: + SEDFF (Single-Edge triggered D Flip-flop) Đây loại D-FF xác định trạng thái đầu thời điểm xung nhịp chuyển trạng thái từ cao xuống thấp từ thấp lên cao + DEDFF (Double-Edge triggered D Flip-flop) Đây loại D-FF xác định trạng thái đầu thời điểm xung nhịp chuyển trạng thái, tức hai sườn xung nhịp D-FF dùng chương luận án SEDFF, phần luận án tìm giải pháp theo hướng sử dụng DEDFF để 20 giảm 1/2 tần số làm việc xung nhịp mà đảm bảo hoạt động mạch SAR ADC giống sử dụng SEDFF Cấu trúc DEDFF sở xây dựng từ SEDFF sở với TG cổng logic, gọi cấu trúc (1) Cấu trúc (2) (3) cấu trúc mà TG thay hết loại N-OTFT P-OTFT Cấu trúc (4) (5) loại sử dụng transistor đơn MUX tạo từ TG Tóm lại, góc độ tiết kiệm lượng, cấu trúc mạch DEDFF lựa chọn cấu trúc (4) biểu diễn hình 4.5 Cấu trúc lai ghép cấu trúc sử dụng toàn khóa điện tử cấu trúc sử dụng toàn TG nên từ sau gọi H-DEDFF (Hybrid DEDFF – DEDFF lai ) Hình 4.5: Cấu trúc (4) với khóa điện tử loại N-OTFT MUX dạng TG Kết mô mạch SAR ADC sử dụng H-DEDFF thảo luận Toàn mạch SEDFF SAR ADC thiết kế Chương thay mạch H-DEDFF thiết lập điều kiện mô với điều kiện đầu vào thiết lập bảng 3.1 Kết mô cho thấy thông số mà mạch đạt ENOB, THD, P FoM 4, 75 bit; −35, 16 dB; 312, µW 11, nJ/conv Hình 4.12 biểu diễn kết đạt nghiên cứu so với nghiên cứu khác dạng biểu đồ Như vậy, với việc thay D-FF từ kiểu SEDFF thành loại H-DEDFF làm tăng hiệu mạch xét khía cạnh tiết kiệm công suất Lúc mạch tiêu thụ 312, µW , tức giảm 27 % so với 443, µW thiết 21 2000 (a) ENOB (bit) fS (Hz) (b) 1500 1000 500 0 ~ (c) (d) 150 FoM (nJ/conv) 1200 P (W) 16642.3 200 1500 900 600 300 100 50 Vị trí: 1: Marien [63]; 2: Raiteri [79]; 3: Abdinia [2]; 4: Xiong [116]; 5: Nakayama [68]; 6: Nghiên cứu dùng SEDFF; 7: Nghiên cứu dùng H-DEDFF Hình 4.12: So sánh nghiên cứu theo thông số: (a) Tần số lấy mẫu fS , (b) Số bit hiệu dụng ENOB, (c) Công suất tiêu thụ P (W) (d) Hệ số lượng cho bước chuyển đổi FoM kế trước điều kiện Trong yếu tố khiến cho mạch ứng dụng điện tử y sinh độ phân giải tần số hoạt động mạch giữ nguyên 4.3 Đề xuất sử dụng OTFT điện áp thấp Để giảm điện áp làm việc OTFT xuống vài vôn thực cách dùng thêm lớp SAM [56,117], Al2 O3 [50] hay Hf O2 [128] lớp điện môi cực cửa Tuy nhiên, linh kiện SAM OTFT có dòng dò lớn hạt dẫn dễ dàng di chuyển qua lớp màng mỏng SAM linh kiện Al2 O3 Hf O2 lại không phù hợp với sản xuất đế dẻo Thời gian gần đây, PVC (Poly(Vinyl Cinnamate)) sử dụng giải pháp cho OTFT điện áp thấp đế dẻo [26,27] Quá trình sản xuất P-OTFT thể hình 4.13 22 Hình 4.13: Mô tả trình sản xuất OTFT kênh P với chất điện môi cực cửa PVC Kết mô hình hóa Các thông số mô hình cho linh kiện P-OTFT vừa mô tả chế tạo xác định theo cách thức đề xuất chương Hình 4.14 đường đặc tuyến mô (nét liền) hoàn toàn (a) (b) 1E-5 tương đồng 5với kết thực nghiệm (ô vuông) Kết có độ xác V =-4V -10 1E-6 cao so với kết đạt nhiều-8 nghiên cứu trước [38,106,117] 1E-7 -6 Cụ thể hầu hết đường đặc tuyến nằm khoảng sai số 1E-8 mô -4 10 % % thêm vào dữ1E-9liệu thực nghiệm đặc tuyến truyền -2 1E-10 đạt họ đặc tuyến Thêm nữa,1E-11 họ đường đặc tuyến đầu lặp lại -3 -2 -1 -2.0 -1.5 -1.0 -0.5 0.0 giá trị thực nghiệm nhiều đường ứng với VGS khác V (V) V (V) DS ID (A) VGS = -4 V ID (A) VGS = -3.5 V VGS = -3 V VGS = -2.5 V GS DS (a) (b) VDS = - V |ID| (A) 1E-5 1E-6 Khoảng sai số 10% -8 1E-8 -6 1E-9 1E-10 -3 -2 -1 -10 1E-7 1E-11 VGS (V) ID (A) -4 -2 Khoảng sai số 3% VGS = -4 V VGS = -3.5 V VGS = -3 V VGS = -2.5 V -2.0 -1.5 -1.0 -0.5 0.0 VDS (V) Hình 4.14: Đánh giá sai số cho mô hình tạo đường đặc tuyến truyền đạt (a) đặc tuyến đầu (b) 23 Kết luận luận án Các kết đóng góp luận án hướng nghiên cứu trình bày đây: A Một số kết đạt luận án Kết nghiên cứu đóng góp luận án thể điểm sau: 1) Xây dựng thành công mô hình cho số loại OTFT, bao gồm POTFT N-OTFT với vật liệu hữu pentacene fullerene đế SOI P-OTFT điện áp thấp sử dụng vật liệu cách điện PVC đế dẻo 2) Thiết kế mô thành công mạch SAR ADC hữu kiểu bù công suất thấp ứng dụng điện tử y sinh 3) Đề xuất hai giải pháp giảm thiểu công suất cho mạch Một là, đề xuất cấu trúc tiết kiệm lượng H-DEDFF cho D flip-flop Hai là, đề xuất sử dụng OTFT điện áp thấp B Hướng phát triển Để hoàn thiện cho kết nghiên cứu đạt được, tác giả định hướng nghiên cứu thời gian tới sau: + Áp dụng kỹ thuật điều khiển điện áp ngưỡng để xác định giá trị tối ưu cho công suất tiêu thụ mở rộng dải tần số + Sử dụng OTFT với chất điện môi cực cửa có số điện môi lớn và/hoặc với vật liệu hữu có độ linh động cao + Nghiên cứu thiết kế hoàn chỉnh số loại cảm biến hữu diện tích rộng cảm biến nhiệt độ thể người, cảm biến điện tim 24 danh mục công trình công bố luận án * BÀI BÁO KHOA HỌC: J1 Pham, H T., NguyenPhan, K., Le, L H., & Nguyen, T V (2015) A review of successive-approximation-register ADC in biomedical applications Journal of Science and Technology Technical Universities, vol.104, pp 57–61 J2 Phạm Thanh Huyền, Nguyễn Vũ Thắng, Phạm Nguyễn Thanh Loan Đào Thanh Toản (2015) Bộ so sánh hữu công nghệ bù, công suất thấp Tạp chí Khoa học Công nghệ ĐH Đà Nẵng, số 11, trang 94–98 J3 Pham, T H., Nguyen, V T., Pham-Nguyen, L., Sakai, H., & Dao, T T (2016) Design and Simulation of a 6-bit Successive-Approximation ADC Using Modeled Organic Thin-Film Transistors Active and Passive Electronic Components, 2016 J4 Phạm Thanh Huyền Đào Thanh Toản (2017) Mô hình hóa transistor màng mỏng hữu điện áp thấp đế plastic Tạp chí Nghiên cứu Khoa học Công nghệ quân sự, số 47, trang 62–69 C1 Pham, H T., Nguyen, T V., Murata, H., & Dao, T T (2014) Computer-Aided Design and Verification of Organic CMOS Integrated Circuits for Bioelectronics The 5th IEICE International Conference on Integrated Circuits, Design, and Verification HCM city, Vietnam: IEICE pp 14–20 C2 (Invited paper) Dao, T T., Pham, H T & Nguyen, T V (2016) Development and examination of OPDKs for organic transistor electronics Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices Hakodate, Japan: IEICE pp 91–93 C3 Pham, H T., Pham-Nguyen, T L., Nguyen, T V., & Dao, T T (2016) A lowpower and high performance double edge triggered D flip-flop for organic integrated circuits Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices Hakodate, Japan: IEICE pp 83–87 C4 Pham, H T., Nguyen, T V., & Dao, T T (2016) Performance Evaluation of bit SAR ADC with Organic Semiconductor International Conference on Advances in Information and Communication Technology Thai Nguyen, Vietnam: Springer pp 452–459 * ĐỀ TÀI NGHIÊN CỨU KHOA HỌC: Đề tài nghiên cứu khoa học (NAFOSTED): Nghiên cứu mạch tích hợp CMOS hữu có điều khiển điện áp ngưỡng phương pháp điện đế silic đế dẻo sử dụng polymer bẫy điện tử Mã số: 103.99-2013.13 Thành viên nghiên cứu Đề tài nghiên cứu cấp Trường: Thiết kế mô mạch chuyển đổi tương tự/số hữu công suất thấp công cụ OPDK Mã số: T2016-ĐĐT-27 Chủ nhiệm đề tài ... cần nghiên cứu thiết kế mô mạch SAR ADC công suất thấp Cuối cùng, luận án cần đề xuất giải pháp để giảm thiểu công suất cho mạch SAR ADC hữu vừa thiết kế Phương pháp nghiên cứu Luận án kết hợp nhiều... tiêu luận án nghiên cứu thiết kế vi mạch SAR ADC hữu công suất thấp từ transistor màng mỏng hữu mô hình hóa dựa liệu đo đặc tính điện sau chế tạo thực tế Nhiệm vụ luận án Nhiệm vụ của luận án xác... phép sử dụng kỹ thuật đóng gói nhỏ gọn rẻ tiền Ngoài ra, ADC công suất thấp tiêu thụ lượng nên kéo dài thời gian sử dụng pin cho thiết bị điện tử Trong cấu trúc ADC, mạch ADC kiểu ghi xấp xỉ liên