Đang tải... (xem toàn văn)
TÓM TẮT KẾT LUẬN MỚI CỦA LUẬN ÁN 1. Xây dựng thành công mô hình cho một số loại transistor màng mỏng hữu cơ (OTFT), bao gồm p-OTFT và n-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đế SOI (Silicon on Insulator) và p-OTFT điện áp thấp sử dụng vật liệu cách điện PVC (Poly(Vinyl Cinnamate)) trên đế dẻo. Với linh kiện vừa được mô hình hóa, nhiều mạch tích hợp hữu cơ kiểu bù như là các cổng logic, D flip-flop và mạch so sánh đã được thiết kế và mô phỏng thành công. Kết quả mô phỏng cho thấy các mạch hoạt động theo đúng chức năng trong dải tần vài kHz. 2. Thiết kế và mô phỏng thành công mạch chuyển đổi tương tự/số kiểu thanh ghi xấp xỉ liên tiếp (SAR ADC) công suất thấp kiểu bù sử dụng linh kiện điện tử hữu cơ. Các cấu trúc điển hình của mạch ADC được phân tích và so sánh chi tiết để xác định loại phù hợp với vi mạch hữu cơ, đó là SAR ADC. Mạch sau khi thiết kế được khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trị tối ưu theo tiêu chí công suất thấp mà vẫn đảm bảo hiệu năng để có thể ứng dụng được trong cảm biến y sinh. 3. Đề xuất hai giải pháp giảm thiểu công suất cho mạch. Một là, đề xuất cấu trúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FF điều khiển hai sườn xung dạng lai, viết tắt là H-DEDFF để nhờ đó giảm thiểu công suất cho mạch SAR ADC. Hai là, đề xuất sử dụng OTFT điện áp thấp với chất điện môi cực PVC thay cho SiO2 thông thường.
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI – 2017 Giới thiệu luận án Tính cấp thiết luận án Trong hệ thống điện tử hệ thống viễn thông, tín hiệu có ý nghĩa thực tế tín hiệu tương tự trình xử lý tín hiệu chủ yếu lại thực mạch số Vì vậy, nhu cầu chuyển đổi qua lại hai loại tín hiệu tất yếu lớn Với vai trò thành phần hệ thống, chuyển đổi tín hiệu tương tự sang số (Analog to Digital Converter – ADC ) nghiên cứu nhiều từ năm 50 kỷ trước [8, 84, 113, 115] sử dụng hầu hết sản phẩm điện tử Thêm vào đó, hình thành phát triển cách mạng công nghiệp 4.0 với thành phần hệ thống điều khiển-vật lý (Cyber-physical systems – CPS ), mạng kết nối vạn vật (Internet of Things – IoT ) điện toán đám mây kết phát triển thiết bị thông minh có khả kết nối không dây tiêu thụ công suất thấp Điều dẫn đến yêu cầu bắt buộc cho mạch ADC công suất thấp để giúp tiết kiệm lượng, giảm nhiệt tiêu tán, từ cho phép sử dụng kỹ thuật đóng gói nhỏ gọn rẻ tiền Ngoài ra, ADC công suất thấp tiêu thụ lượng nên kéo dài thời gian sử dụng pin cho thiết bị điện tử Các kỹ thuật áp dụng cho ADC công suất thấp cải tiến liên tục, chủ yếu lý do: Thứ nhất, phát triển thiết bị bán dẫn công nghệ sản xuất mạch tích hợp (Integrated Circuit – IC ) cho phép thiết kế chế tạo mạch có cấu trúc mới, tối ưu mạch cũ Thứ hai, có yêu cầu không ngừng với việc giảm công suất tiêu thụ mạch, việc dẫn tới nhu cầu phát triển mạch sử dụng lượng hiệu Do vậy, thiết kế mạch ADC công suất thấp vấn đề nghiên cứu thu hút nhiều quan tâm nhà khoa học Trong cấu trúc ADC, mạch ADC kiểu ghi xấp xỉ liên tiếp (Successive Approximation Register Analog to Digital Converter – SAR ADC ) sử dụng rộng rãi [8, 40, 84, 113] Bên cạnh đó, thời gian gần nghiên cứu sản phẩm điện tử hữu phát triển mạnh mẽ có tính chất đặc biệt mỏng, nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao, chế tạo cách in mạch thân thiện với môi trường [12, 21, 65, 88, 109] Thế hệ mạch điện tử hoàn toàn mở khả chế tạo sản phẩm dán lên loại bề mặt hay cấy ghép vào thể người [30, 92, 103] Tuy điện tử hữu chứng tỏ mạnh ứng dụng mà điện tử silicon truyền thống không thực tồn nhiều hạn chế thiếu mô hình đặc trưng, mật độ tích hợp thấp, độ ổn định kém, tần số hoạt động thấp chưa tiết kiệm lượng [48, 118, 125] Vì vậy, lĩnh vực cần nhiều đầu tư nghiên cứu Xét khía cạnh chiến lược phát triển, Chính phủ Việt Nam đưa lĩnh vực thiết kế IC vật liệu vào danh sách lĩnh vực mũi nhọn ưu tiên phát triển năm 2020 [1] Vì vậy, nói việc phát triển nghiên cứu IC nói chung SAR ADC hữu nói riêng cần thiết Mục tiêu luận án: Mục tiêu luận án nghiên cứu thiết kế vi mạch SAR ADC hữu công suất thấp từ transistor màng mỏng hữu mô hình hóa dựa liệu đo đặc tính điện sau chế tạo thực tế Nhiệm vụ luận án Xu hướng phát triển điện tử hữu rõ ràng, thể số lượng nghiên cứu sản phẩm mạch hữu xuất thực tế [77, 92, 97, 124] Tuy nhiên, góc độ thiết kế mạch việc thiếu mô hình linh kiện làm cho nhà thiết kế gặp khó khăn lớn Do vậy, nhiệm vụ luận án xác định mô hình phù hợp xác định thông số cho transistor màng mỏng hữu (Organic Thin-Film Transistor – OTFT ) kênh P kênh N dựa kết đo thực nghiệm Các mô hình OTFT đưa vào thư viện công cụ thiết kế chuyên dụng Tính đắn mô hình chứng minh cách mô số mạch logic mạch tương tự Sau có mô hình linh kiện bản, luận án nghiên cứu thiết kế mô mạch SAR ADC công suất thấp ứng dụng điện tử y sinh Cuối cùng, luận án đề xuất giải pháp để giảm thiểu công suất cho mạch SAR ADC hữu vừa thiết kế đảm bảo hiệu mạch Phương pháp nghiên cứu Luận án kết hợp nhiều phương pháp để thực mục đích nghiên cứu Cụ thể là: + Tìm hiểu phân tích đặc tính điện transistor màng mỏng hữu để lựa chọn mô hình phù hợp với mục tiêu sử dụng mô hình cho thiết kế mô + Kết hợp với công cụ tìm hàm toán học công cụ thiết kế mô mạch chuyên dụng để việc xây dựng mô hình xác nhanh + Khảo sát chi tiết nghiên cứu trước để lựa chọn cấu trúc tối ưu phù hợp cho mạch SAR ADC hữu cần thiết kế + Đánh giá thông số mạch sau thiết kế để tìm cách cải tiến đề xuất cấu trúc tiết kiệm lượng đảm bảo hiệu Tình hình nghiên cứu nước Hình biểu diễn kết thống kê số lượng báo loại ADC điển hình từ nguồn [40], bao gồm flash ADC, sigma-delta ADC, pipelined ADC SAR ADC, chi tiết loại ADC trình bày Chương Các biểu đồ hình cho thấy tính đến hết năm 2016 số lượng nghiên cứu SAR ADC tăng với tốc độ nhanh vượt trội so với nghiên cứu ADC khác Điều thể mức độ hấp dẫn SAR ADC nhà nghiên cứu Đối với nghiên cứu mạch điện tử hữu cơ, hầu hết phòng thí nghiệm mạnh giới trực tiếp sản xuất để thử nghiệm mạch công cụ để thiết kế hay mô mạch hữu mạch vô Có nhiều công cụ cho phép thiết kế vi mạch bán dẫn vô phục vụ học thuật phục vụ sản xuất công nghiệp Cadence, Hspice, Silvaco phần tới có OPDK (Organic Process Design Kit) [126] Đại học Minnesota, Hoa Kỳ phát triển cho thiết kế vi mạch hữu Tuy nhiên, thư viện OPDK có loại p-OTFT với vật liệu hữu P3 HT loại transistor hiệu ứng trường (kiểu unipolar) với kênh dẫn CNT (Carbon nanotube) Lý hạn chế số lượng phát triển điện tử hữu mẻ, vật liệu hữu phong phú tính tùy biến cao [16, 22, 65, 114] nên việc xác định mô hình thống 21 sigmadelta SAR Trước 2000 Trước năm 2000 94 sigmadelta 51 flash 17 pipelined 81 SAR 2000 - 2010 2000-2010 116 flash 226 pipelined 62 sigmadelta 151 pipelined 2011-2016 2011 - 2016 505 SAR 119 flash Hình 1: Thống kê báo loại ADC điển hình theo thời gian, nguồn [40] đặc trưng điều khó Vì cần thiết phải có nghiên cứu chuyên sâu thời gian dài mô hình hóa để bổ sung vào thư viện thiết kế Xét góc độ thiết kế mạch, nghiên cứu công bố cho thấy vi mạch hữu nhiều hạn chế hiệu [41, 71, 77], độ phức tạp [3, 28, 70] công suất tiêu thụ [2, 66] Do đó, hướng nghiên cứu thiết kế vi mạch hữu chắn cần nhận nhiều quan tâm giới học thuật Mặc dù có tầm quan trọng lớn coi ngành công nghiệp lõi nghiên cứu IC nói chung ADC nói riêng Việt nam mức độ khiêm tốn, nghiên cứu nước công bố ADC [5, 58, 74] Các sở đào tạo chuyên sâu vi mạch TP Hồ Chí Minh gồm Trung tâm Nghiên cứu Đào tạo Thiết kế Vi mạch (ICDREC) Phòng thí nghiệm xử lý tín hiệu số hệ thống nhúng, Khoa Điện tử Viễn thông, Trường ĐH Khoa học Tự nhiên, ĐHQG, Tp HCM Tại Hà Nội có phòng thí nghiệm Vi mạch Hệ thống (BKIC), Trường ĐH Bách khoa Hà Nội; phòng thí nghiệm trọng điểm Hệ thống tích hợp thông minh, Trường ĐH Công nghệ, ĐH Quốc gia Hà Nội; phòng thí nghiệm vi mạch chuyên dụng, Học viện Kỹ thuật quân phòng nghiên cứu Vi mạch hữu cơ, ĐH Giao thông Vận tải Cùng lúc khối doanh nghiệp có bước phát triển mạnh mẽ chiều rộng chiều sâu với đơn vị điển công ty FSoft, tập đoàn FPT; Renesas Việt Nam; Microchip technology Vietnam hay Marvell Việt Nam Điều có nghĩa hướng nghiên cứu xây dựng mô hình cho linh kiện thiết kế vi mạch hữu hướng nghiên cứu mới, cần thiết có nhiều hội phát triển Đóng góp luận án Kết nghiên cứu đóng góp luận án thể điểm sau: Xây dựng thành công mô hình cho số loại OTFT, bao gồm p-OTFT n-OTFT với vật liệu hữu pentacene fullerene đế SOI (Silicon on Insulator ) p-OTFT với lớp điện môi cực cửa PVC (Poly(Vinyl Cinnamate)) đế dẻo Việc mô hình hóa cho p-OTFT thực nhiều nghiên cứu [43, 49, 60, 67] việc xây dựng mô hình cho loại n-OTFT có nghiên cứu đề cập [107] Do đó, kết mà luận án đạt có ý nghĩa nhờ việc thiết kế mạch kiểu bù cho hai loại transistor p- n-OTFT thực Với linh kiện vừa mô hình hóa, tác giả luận án thiết kế mô thành công nhiều mạch tích hợp hữu kiểu bù như: cổng logic, D flip-flop mạch so sánh Kết mô cho thấy mạch hoạt động lý thuyết Kết công bố công trình: [C1], [C2] [J4] Thiết kế mô thành công mạch SAR ADC hữu kiểu bù công suất thấp Các cấu trúc điển hình mạch ADC phân tích so sánh chi tiết để xác định loại phù hợp với vi mạch hữu Mạch sau thiết kế khảo sát kỹ lưỡng để xác định dải giá trị đầu vào giá trị tối ưu công suất thấp mà đảm bảo hiệu Bằng việc khảo sát chi tiết cấu trúc ADC để lựa chọn loại phù hợp với linh kiện hữu ứng dụng cảm biến y sinh, thông số mà mạch SAR ADC thiết kế có tần số lấy mẫu cao gấp lần hệ số lượng cho lần chuyển đổi thấp 8,7 lần so với nghiên cứu tốt trước Kết công bố công trình: [J1], [J2], [J3] [C4] Đề xuất hai giải pháp giảm thiểu công suất cho mạch Một là, đề xuất cấu trúc tiết kiệm lượng cho D flip-flop, cấu trúc D-FF điều khiển hai sườn xung dạng lai, viết tắt H-DEDFF, để nhờ giảm công suất cho mạch SAR ADC xuống 27 % so với mạch sử dụng loại điều khiển sườn xung nhịp với điều kiện mô Hai là, đề xuất sử dụng OTFT điện áp thấp với chất điện môi cực cửa PVC thay cho SiO2 thông thường Khi này, mạch làm việc điện áp nguồn thấp 10 V mạch ban đầu, nghĩa giảm công suất tiêu tán toàn mạch Kết công bố công trình: [C3] [J4] Bố cục luận án Nội dung luận án tổ chức thành chương sau: Chương giới thiệu loại ADC kết khảo sát ADC để thống kê thông số chúng nhằm xác định loại ADC phù hợp với tiêu chí công suất thấp Chương giới thiệu điện tử hữu nghiên cứu tiêu biểu công bố mô hình hóa OTFT ADC hữu để từ xác định chi tiết vấn đề tồn mà luận án cần giải Chương trình bày cấu trúc đặc tính điện OTFT Hai loại OTFT kênh P kênh N sản xuất theo công nghệ SOI với số mẫu tương ứng 48 24 transistor Sau tiến hành đo đặc tính điện để làm liệu cho trình mô bao gồm giá trị thể đặc tuyến truyền đạt họ đặc tuyến Việc sử dụng hai loại đường đặc tuyến làm trình mô hình hóa phức tạp lên nhiều đảm bảo việc mô hình tạo đặc trưng cho linh kiện Công cụ toán học OriginPro công cụ mô OPDK sử dụng để phân tích vai trò, ảnh hưởng xác định giá trị tham số mô hình Kết mô số vi mạch hữu kiểu bù trình bày chương Chương trình bày chi tiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện mô hình hóa Chương Các mạch chạy thử kiểm nghiệm riêng trước kết nối với toàn mạch Kết mô cho thấy mạch đề xuất có thông số so sánh với nghiên cứu công bố tài liệu [2, 66, 71, 82] Đặc biệt xét khía cạnh sử dụng lượng hiệu mạch đề xuất có kết tốt Nhằm xác định dải giá trị đầu vào hợp lý tìm giá trị tối ưu dải đó, mạch SAR ADC đánh giá nhiều giá trị khác điện áp nguồn cung cấp, tần số lấy mẫu tần số tín hiệu vào Kết đạt chứng minh mạch sau thiết kế ứng dụng cảm biến tín hiệu điện tim điện não Chương luận án tập trung tìm giải pháp giảm thiểu công suất cho mạch thiết kế Với giải pháp tối ưu hóa cấu trúc mạch, tác giả đề xuất cấu trúc cho D flip-flop, gọi H-DEDFF Lý lựa chọn D-FF để cải tiến phần tử làm tiêu tán tới gần 37 % tổng công suất toàn mạch Vì vậy, giảm công suất tiêu thụ D-FF tổng công suất mạch giảm đáng kể Kết mô cho thấy với cấu trúc đề xuất, mạch SAR ADC giảm công suất tiêu thụ từ 443, µW xuống 312, µW , tương đương với việc tiết kiệm 27 % công suất tiêu thụ điều kiện đầu vào Với giải pháp lựa chọn linh kiện điện áp thấp, tác giả đề xuất sử dụng OTFT với vật liệu cách điện PVC thay cho SiO2 nghiên cứu trước Tuy nhiên, giải pháp chưa thực triệt để chưa có liệu n-OTFT, luận án thực xong mô hình hóa cho p-OTFT Cuối phần kết luận chung tóm tắt lại kết quả, đóng góp nghiên cứu sinh luận án hướng phát triển tương lai Chương Tổng quan chung Mạch chuyển đổi tín hiệu ADC có nhiều loại, để xác định loại tiêu thụ công suất thấp có hiệu suất sử dụng lượng tốt cần thiết phải tiến hành khảo sát nghiên cứu có Chương luận án giới thiệu cấu trúc so sánh thông số bốn loại ADC điển hình Hiện trạng xu hướng phát triển điện tử hữu giới thiệu phân tích Cuối phần phân tích, đánh giá nghiên cứu công bố mô hình hóa OTFT ADC hữu để từ xác định thách thức mà luận án giải 1.1 Khảo sát nghiên cứu ADC 1.1.1 Giới thiệu chung ADC Tín hiệu tự nhiên thường dạng tương tự, ví dụ âm thanh, hình ảnh tín hiệu xử lý hệ thống máy tính để lưu trữ, gia công hay truyền dẫn lại tín hiệu dạng số Vì vậy, yêu cầu biến đổi qua lại tín hiệu dạng tương tự dạng số cần thiết Khối chuyển đổi tương tự/số (Analog-to-Digital Converter – ADC hay A/D) có nhiệm vụ chuyển đổi tín hiệu tương tự thành tín hiệu số để đưa vào hệ thống xử lý số Sau xử lý hệ thống số vi xử lý hay máy tính, tín hiệu số cần chuyển đổi lại thành tín hiệu tương tự để tác động vào hệ thống vật lý thể bên ngoài, ví dụ tái tạo âm hay hình ảnh, hay dùng vào việc điều khiển sau đó, ví dụ dùng dòng điện tương tự để điều khiển vận tốc động Mạch thực chức mạch chuyển đổi số sang tương tự (Digital-to-Analog Converter – DAC hay D/A) Trong luận án này, tác giả tập trung nghiên cứu chi tiết loại chuyển đổi ADC Bộ chuyển đổi tương tự/số biến đổi tín hiệu tương tự liên tục thời gian biên độ thành tín hiệu số rời rạc thời gian biên độ Tín hiệu tương tự đầu vào Vin chuyển thành giá trị số N bit thông qua biểu thức 1.1: Vin = Dout + Qe = Vref N −1 i=0 Di × 2i + Qe (1.1) Trong đó, Vref giá trị điện áp tham chiếu, Dout tín hiệu số đầu ra, Qe sai số lượng tử hóa D0 bit có trọng số nhỏ (Least Significant Bit – LSB ) DN −1 bit có trọng số lớn (Most Significant Bit – MSB ) Giá trị điện áp LSB tính theo biểu thức: LSB = Vref FS = 2N 2N − (1.2) với FS (full-scale) giá trị toàn thang FS giá trị điện áp lớn đầu tương tứng với giá trị lớn chuyển đổi đầu vào Biểu thức số tương ứng với FS 111 Giá trị FS tính biểu thức 1.3: F S = Vref − LSB = 2N − × Vref 2N (1.3) Quá trình chuyển đổi tương tự/số mô tả chi tiết hình 1.1 với đầu vào tín hiệu tương tự đầu dãy tín hiệu số Hình 1.1: Qúa trình số hóa tín hiệu tương tự 107 [91] Sekitani, T and T Someya (2012a) Ambient electronics Japanese Journal of Applied Physics 51 (10R), 100001 [92] Sekitani, T and T Someya (2012b, 3) Stretchable organic integrated circuits for large-area electronic skin surfaces MRS Bulletin 37, 236–245 [93] Sekitani, T., M Takamiya, Y Noguchi, S Nakano, Y Kato, T Sakurai, and T Someya (2007) A large-area wireless power-transmission sheet using printed organic transistors and plastic mems switches Nature materials (6), 413–417 [94] Sharpeshkar, R (2010) Ultra low power bioelectronics: Fundamentals, biomedical applications, and bio-inspired system [95] Sirringhaus, H (2005) Device physics of solution-processed organic fieldeffect transistors Advanced Materials 17 (20), 2411–2425 [96] Sirringhaus, H (2014) 25th anniversary article: Organic field-effect transistors: The path beyond amorphous silicon Advanced materials 26 (9), 1319– 1335 [97] Smaal, W., C Kjellander, Y Jeong, A Tripathi, B van der Putten, A Facchetti, H Yan, J Quinn, J Anthony, K Myny, et al (2012) Complementary integrated circuits on plastic foil using inkjet printed n-and p-type organic semiconductors: Fabrication, characterization, and circuit analysis Organic Electronics 13 (9), 1686–1692 [98] Someya, T., Y Kato, S Iba, Y Noguchi, T Sekitani, H Kawaguchi, and T Sakurai (2005) Integration of organic fets with organic photodiodes for a large area, flexible, and lightweight sheet image scanners IEEE transactions on electron devices 52 (11), 2502–2511 [99] Someya, T., Y Kato, T Sekitani, S Iba, Y Noguchi, Y Murase, H Kawaguchi, and T Sakurai (2005) Conformable, flexible, large-area networks of pressure and thermal sensors with organic transistor active matrixes Proceedings of the National Academy of Sciences of the United States of America 102 (35), 12321–12325 [100] Strukov, D B., G S Snider, D R Stewart, and R S Williams (2008) The missing memristor found nature 453 (7191), 80–83 [101] Synopsys (2012) Hspice - reference manual: Mosfet models Technical report, Synopsys [102] Sze, S M and K K Ng (2007) Physics of semiconductor devices John wiley & sons 108 [103] Takeda, Y., K Hayasaka, R Shiwaku, K Yokosawa, T Shiba, M Mamada, D Kumaki, K Fukuda, and S Tokito (2016) Fabrication of ultra-thin printed organic tft cmos logic circuits optimized for low-voltage wearable sensor applications Scientific reports [104] Takeda, Y., Y Yoshimura, F A E B Adib, D Kumaki, K Fukuda, and S Tokito (2015) Flip-flop logic circuit based on fully solution-processed organic thin film transistor devices with reduced variations in electrical performance Japanese Journal of Applied Physics 54 (4S), 04DK03 [105] Tejada, J A J., J A L Villanueva, P L Varo, K M Awawdeh, and M J Deen (2014) Compact modeling and contact effects in thin film transistors IEEE Transactions on Electron Devices 61 (2), 266–277 [106] Torricelli, F., M Ghittorelli, L Colalongo, and Z.-M Kovacs-Vajna (2014) Single-transistor method for the extraction of the contact and channel resistances in organic field-effect transistors Applied Physics Letters 104 (9), 093303 [107] Torricelli, F., M Ghittorelli, M Rapisarda, A Valletta, L Mariucci, S Jacob, R Coppard, E Cantatore, Z M Kovács-Vajna, and L Colalongo (2015) Unified drain-current model of complementary p-and n-type otfts Organic Electronics 22, 5–11 [108] Torricelli, F., K O’Neill, G H Gelinck, K Myny, J Genoe, and E Cantatore (2012) Charge transport in organic transistors accounting for a wide distribution of carrier energies—part ii: Tft modeling IEEE Transactions on Electron Devices 59 (5), 1520–1528 [109] Tseng, H.-Y and V Subramanian (2011) All inkjet-printed, fully selfaligned transistors for low-cost circuit applications Organic Electronics 12 (2), 249–256 [110] Tsumura, A., H Koezuka, and T Ando (1986) Macromolecular electronic device: Field-effect transistor with a polythiophene thin film Applied Physics Letters 49 (18), 1210–1212 [111] Tu, D., K Takimiya, U Zschieschang, H Klauk, and R Forchheimer (2015) Modeling of drain current mismatch in organic thin-film transistors Journal of Display Technology 11 (6), 559–563 [112] Vaidya, V., J Kim, J N Haddock, B Kippelen, and D Wilson (2009) Spice optimization of organic fet models using charge transport elements Electron Devices, IEEE Transactions on 56 (1), 38–42 109 [113] Van de Plassche, R (2003) CMOS integrated analog-to-digital and digitalto-analog converters Springer Science + Business Media, New York [114] Vissenberg, M and M Matters (1998) Theory of the field-effect mobility in amorphous organic transistors Physical Review B 57 (20), 12964 [115] Walden, R H (1999) Analog-to-digital converter survey and analysis Selected Areas in Communications, IEEE Journal on 17 (4), 539–550 [116] WE-Heraeus (2015) Flexible, stretchable and printable high performance electronics [117] W¨obkenberg, P H., D D Bradley, D Kronholm, J C Hummelen, D M de Leeuw, M C¨olle, and T D Anthopoulos (2008) High mobility n-channel organic field-effect transistors based on soluble c 60 and c 70 fullerene derivatives Synthetic Metals 158 (11), 468–472 [118] Xiong, W., U Zschieschang, H Klauk, and B Murmann (2010) A 3v 6b successive-approximation adc using complementary organic thin-film transistors on glass In IEEE International Solid-State Circuits Conference, pp 134–135 IEEE [119] Yaghmazadeh, O., Y Bonnassieux, A Saboundji, B Geffroy, D Tondelier, and G Horowitz (2009) A spice-like dc model for organic thin-film transistors J Korean Phys Soc 54 (925), 523–526 [120] Yamashita, Y (2009) Organic semiconductors for organic field-effect transistors Science and Technology of Advanced Materials 10 (2), 024313 [121] Yan, H., Z Chen, Y Zheng, C Newman, J R Quinn, F D¨otz, M Kastler, and A Facchetti (2009) A high-mobility electron-transporting polymer for printed transistors Nature 457 (7230), 679–686 [122] Yingping, C., S Liwei, J Zhuoyu, W Hong, H Maixing, L Xin, and L Ming (2011) Analytical model for the dispersion of sub-threshold current in organic thin-film transistors Journal of Semiconductors 32 (11), 114004 [123] Yoshioka, M., K Ishikawa, T Takayama, and S Tsukamoto (2010) A 10-b 50-ms/s 820-w sar adc with on-chip digital calibration IEEE Transactions on Biomedical Circuits and Systems (6), 410–416 [124] Zaki, T (2015) Short-channel organic thin-film transistors: fabrication, characterization, modeling and circuit demonstration Springer [125] Zaki, T., F Ante, U Zschieschang, J Butschke, F Letzkus, H Richter, H Klauk, and J N Burghartz (2012) A 3.3 v 6-bit 100 ks/s current-steering 110 digital-to-analog converter using organic p-type thin-film transistors on glass Solid-State Circuits, IEEE Journal of 47 (1), 292–300 [126] Zhang, W (2014) The organic process design http://opdk.umn.edu/ University of Minnesota VLSI Group kit (opdk) [127] Zhang, X., T Ge, and J S Chang (2015) Fully-additive printed electronics: Transistor model, process variation and fundamental circuit designs Organic Electronics 26, 371 – 379 [128] Zhang, X.-H., S P Tiwari, S.-J Kim, and B Kippelen (2009) Low-voltage pentacene organic field-effect transistors with high-κ hfo gate dielectrics and high stability under bias stress Applied Physics Letters 95 (22), 312 [129] Zschieschang, U., F Ante, T Yamamoto, K Takimiya, H Kuwabara, M Ikeda, T Sekitani, T Someya, K Kern, and H Klauk (2010) Flexible low-voltage organic transistors and circuits based on a high-mobility organic semiconductor with good air stability Advanced Materials 22 (9), 982–985 Phụ lục 1: Thiết lập hệ đo đặc tính điện OTFT Hệ đo Keithley 4200 (Hệ thống đặc tuyến hóa bán dẫn – Semiconductor Characteristic System, gọi tắt SCS 4200) Hoa Kỳ sử dụng để xác định thông số dãy OTFT sau chế tạo Hệ đo đáp ứng đươc tiêu chuẩn đo lường linh kiện điện tử vi mạch bán dẫn Sơ đồ thiết lập hệ đo dòng biểu diễn hình với phận hệ đo SCS 4200, tiền khuếch đại linh kiện cần đo dãy OTFT Ngoài có thiết bị phụ trợ cần thiết bao gồm: nguồn dòng, nguồn áp, ampe mét, vôn mét, máy sóng máy tính điều khiển tích hợp khối SCS 4200 kết nối với thiết bị ngoại vi thông qua cáp theo chuẩn IEEE 488 s hay gọi GPIB (General Purpose Interface Bus) Để tránh nhiễu linh kiện OTFT sau sản xuất đưa vào hộp đo, trình đo, hộp đo đóng kín để giảm thiểu ảnh hưởng nhiễu điện từ Bộ tiền khuếch đại nối với hộp đo thông qua cáp đồng trục SCS 4200 IEEE488 Tiền khuếch đại Cáp đồng trục DUTs Hình 1: Sơ đồ khối thiết lập hệ đo cho linh kiện OTFT @103.99-2013.13 @103.99-2013.13 @103.99-2013.13 Mô tả chi tiết thiết bị thực tế sử dụng phòng thí nghiệm thể hình SCS 4200 có hai chế độ hoạt động chế độ quét chế độ xung Để đo đặc tính điện cần cài đặt chế độ quét với ứng dụng xác định đặc tuyến truyền đạt, họ đặc tuyến quan hệ dòng-áp 111 SCS 4200 Glovebox (khí nitơ) Probe station (tránh nhiễu điện từ) Dãy OTFT cần đo IEEE488 Tiền khuếch đại Cáp đồng trục DUTs 112 nói chung @103.99-2013.13 SCS 4200 @103.99-2013.13 @103.99-2013.13 Glovebox (khí nitơ) Probe station (tránh nhiễu điện từ) Dãy OTFT cần đo Hình 2: Bộ thiết bị sử dụng trình đo đặc tuyến cho OTFT Dưới ví dụ bảng liệu điển hình nhận từ trình đo mô tả cho dãy p-OTFT pentacene với bán dẫn cực cửa PVC * Bảng thiết lập thông số cho hệ đo cần xác định đặc tuyến Settings truyền đạt Test Name Mode Speed Sweep Delay Hold Time Site Coordinate Last Executed KTEI Version Execution Time Interlock Device Terminal Instrument Name Forcing Function Master/Slave Start/Level Stop Step Number of Points Compliance Measure I Measure V Range I Range V Dual Sweep Mode Pulse Mode Over Voltage Setting transfer#1@1 Sweeping Normal 0 0,0 12/26/2014 21:21:12 V8.2 00:00:00:04 High Voltage Enabled Source GNDU N/A Common N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A Formulas CURRENT = ABS(DRAINI) ROOT_CURRENT = CURRENT^0.5 GATECURRENT = ABS(GATEI) Drain SMU1 DrainV Voltage Bias N/A -2 N/A N/A 1e-005 Measured Programmed Best Fixed Best Fixed N/A Disabled OFF Gate SMU2 GateV Voltage Sweep Master 0.3 -3 -0.1 68 1.1e-006 Measured Programmed 10uA Best Fixed Enabled Disabled OFF 113 * Dữ liệu đo đường đặc tuyến truyền đạt GateV 300.0000E-3 200.0000E-3 100.0000E-3 000.0000E+0 -100.0000E-3 -200.0000E-3 -300.0000E-3 -400.0000E-3 -500.0000E-3 -600.0000E-3 -700.0000E-3 -800.0000E-3 -900.0000E-3 -1.0000E+0 -1.1000E+0 -1.2000E+0 -1.3000E+0 -1.4000E+0 -1.5000E+0 -1.6000E+0 -1.7000E+0 -1.8000E+0 -1.9000E+0 -2.0000E+0 -2.1000E+0 -2.2000E+0 -2.3000E+0 -2.4000E+0 -2.5000E+0 -2.6000E+0 -2.7000E+0 -2.8000E+0 Data Drain current ROOT_CURRENT 488.0983E-12 22.0929E-6 158.6204E-12 12.5945E-6 218.4277E-12 14.7793E-6 276.7145E-12 16.6347E-6 293.9471E-12 17.1449E-6 359.3297E-12 18.9560E-6 316.2481E-12 17.7834E-6 310.6729E-12 17.6259E-6 144.9778E-12 12.0407E-6 1.1591E-9 34.0458E-6 3.1453E-9 56.0831E-6 6.7782E-9 82.3295E-6 12.4433E-9 111.5496E-6 21.9172E-9 148.0445E-6 37.2260E-9 192.9403E-6 59.9246E-9 244.7950E-6 90.3430E-9 300.5711E-6 131.8728E-9 363.1429E-6 186.8894E-9 432.3070E-6 256.7961E-9 506.7505E-6 343.9168E-9 586.4442E-6 450.2892E-9 671.0359E-6 577.8540E-9 760.1671E-6 729.1377E-9 853.8956E-6 907.1193E-9 952.4281E-6 1.1084E-6 1.0528E-3 1.3374E-6 1.1565E-3 1.5965E-6 1.2635E-3 1.8844E-6 1.3727E-3 2.2024E-6 1.4841E-3 2.5503E-6 1.5970E-3 2.9277E-6 1.7111E-3 114 -2.9000E+0 -3.0000E+0 -3.0000E+0 -2.9000E+0 -2.8000E+0 -2.7000E+0 -2.6000E+0 -2.5000E+0 -2.4000E+0 -2.3000E+0 -2.2000E+0 -2.1000E+0 -2.0000E+0 -1.9000E+0 -1.8000E+0 -1.7000E+0 -1.6000E+0 -1.5000E+0 -1.4000E+0 -1.3000E+0 -1.2000E+0 -1.1000E+0 -1.0000E+0 -900.0000E-3 -800.0000E-3 -700.0000E-3 -600.0000E-3 -500.0000E-3 -400.0000E-3 -300.0000E-3 -200.0000E-3 -100.0000E-3 000.0000E+0 100.0000E-3 200.0000E-3 300.0000E-3 3.3348E-6 3.7680E-6 3.7810E-6 3.3525E-6 2.9398E-6 2.5579E-6 2.2073E-6 1.8879E-6 1.5987E-6 1.3383E-6 1.1077E-6 904.7144E-9 729.6896E-9 577.9852E-9 450.1539E-9 343.7906E-9 256.9269E-9 187.4585E-9 132.9660E-9 91.3637E-9 60.2089E-9 39.0393E-9 24.5627E-9 14.5101E-9 8.5561E-9 5.3662E-9 3.8473E-9 3.1752E-9 2.8296E-9 2.7019E-9 2.4692E-9 2.2604E-9 1.9680E-9 2.0805E-9 2.0258E-9 1.9057E-9 Data 1.8261E-3 1.9411E-3 1.9445E-3 1.8310E-3 1.7146E-3 1.5994E-3 1.4857E-3 1.3740E-3 1.2644E-3 1.1568E-3 1.0525E-3 951.1648E-6 854.2187E-6 760.2534E-6 670.9351E-6 586.3366E-6 506.8795E-6 432.9648E-6 364.6450E-6 302.2643E-6 245.3751E-6 197.5837E-6 156.7250E-6 120.4578E-6 92.4989E-6 73.2542E-6 62.0262E-6 56.3491E-6 53.1937E-6 51.9794E-6 49.6913E-6 47.5439E-6 44.3621E-6 45.6125E-6 45.0085E-6 43.6538E-6 Page 115 * Bảng thông số cài đặt cho hệ đo cần xác định họ đặc Settings tuyến đầu Test Name Mode Speed Sweep Delay Hold Time Site Coordinate Last Executed KTEI Version Execution Time Interlock Device Terminal Instrument Name Forcing Function Master/Slave Start/Level Stop Step Number of Points Compliance Measure I Measure V Range I Range V Dual Sweep Mode Pulse Mode Over Voltage Setting output#1@1 Sweeping Normal 0 0,0 12/26/2014 21:21:46 V8.2 00:00:00:22 High Voltage Enabled Source GNDU N/A Common N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A Drain SMU1 DrainV Voltage Sweep Master 0.2 -2 -0.2 12 0.01 Measured Programmed Auto Best Fixed Disabled Disabled OFF Page Gate SMU2 GateV Voltage Step Master 0.5 -4 -0.5 10 0.01 No Programmed Limited Auto=10nA Best Fixed N/A N/A OFF 116 * Dữ liệu đo họ đường đặc tuyến đầu DrainV(1) DrainI(1) DrainV(2) DrainI(2) DrainV(3) DrainI(3) 200.0000E-3 966.2073E-12 200.0000E-3 -5.0976E-9 200.0000E-3 -41.3778E-9 000.0000E+0 -282.4506E-12 000.0000E+0 1.0188E-9 000.0000E+0 -6.8319E-9 -200.0000E-3 590.2938E-12 -200.0000E-3 1.1002E-9 -200.0000E-3 -3.7416E-9 -400.0000E-3 2.0794E-9 -400.0000E-3 -739.5452E-12 -400.0000E-3 -84.1167E-12 -600.0000E-3 169.9926E-12 -600.0000E-3 1.0325E-9 -600.0000E-3 341.2664E-12 -800.0000E-3 199.3430E-12 -800.0000E-3 1.3535E-9 -800.0000E-3 -1.1645E-9 -1.0000E+0 128.7376E-12 -1.0000E+0 -329.0268E-12 -1.0000E+0 1.4070E-9 -1.2000E+0 -84.5908E-12 -1.2000E+0 1.7888E-9 -1.2000E+0 766.5725E-12 -1.4000E+0 1.8369E-9 -1.4000E+0 1.3429E-9 -1.4000E+0 -736.4030E-12 -1.6000E+0 1.6950E-9 -1.6000E+0 -216.4129E-12 -1.6000E+0 1.6220E-9 -1.8000E+0 24.0222E-12 -1.8000E+0 1.8930E-9 -1.8000E+0 978.6248E-12 -2.0000E+0 1.9564E-9 -2.0000E+0 1.2866E-9 -2.0000E+0 -615.4267E-12 DrainV(4) DrainI(4) DrainV(5) DrainI(5) DrainV(6) DrainI(6) 200.0000E-3 30.8991E-9 200.0000E-3 123.1032E-9 200.0000E-3 548.1731E-9 000.0000E+0 -9.2719E-9 000.0000E+0 -4.4575E-9 000.0000E+0 1.2600E-9 -200.0000E-3 -16.6891E-9 -200.0000E-3 -93.6453E-9 -200.0000E-3 -274.1415E-9 -400.0000E-3 -22.2823E-9 -400.0000E-3 -143.2325E-9 -400.0000E-3 -456.2762E-9 -600.0000E-3 -20.5655E-9 -600.0000E-3 -166.4009E-9 -600.0000E-3 -595.4790E-9 -800.0000E-3 -20.1039E-9 -800.0000E-3 -174.0183E-9 -800.0000E-3 -655.0026E-9 -1.0000E+0 -20.2475E-9 -1.0000E+0 -176.4729E-9 -1.0000E+0 -697.4259E-9 -1.2000E+0 -19.8969E-9 -1.2000E+0 -177.0856E-9 -1.2000E+0 -716.1846E-9 -1.4000E+0 -20.0741E-9 -1.4000E+0 -177.3732E-9 -1.4000E+0 -718.0228E-9 -1.6000E+0 -19.7796E-9 -1.6000E+0 -177.2741E-9 -1.6000E+0 -717.5458E-9 -1.8000E+0 -19.9571E-9 -1.8000E+0 -177.3559E-9 -1.8000E+0 -716.9731E-9 -2.0000E+0 -19.7542E-9 -2.0000E+0 -177.2112E-9 -2.0000E+0 -716.5636E-9 DrainV(7) DrainI(7) DrainV(8) DrainI(8) DrainV(9) DrainI(9) 200.0000E-3 672.3862E-9 200.0000E-3 1.0245E-6 200.0000E-3 1.5526E-6 000.0000E+0 3.6106E-9 000.0000E+0 13.4780E-9 000.0000E+0 83.1530E-9 -200.0000E-3 -534.4890E-9 -200.0000E-3 -842.9980E-9 -200.0000E-3 -1.1506E-6 -400.0000E-3 -951.2054E-9 -400.0000E-3 -1.5608E-6 -400.0000E-3 -2.2482E-6 -600.0000E-3 -1.3127E-6 -600.0000E-3 -2.1964E-6 -600.0000E-3 -3.1662E-6 -800.0000E-3 -1.5421E-6 -800.0000E-3 -2.6718E-6 -800.0000E-3 -3.9358E-6 -1.0000E+0 -1.6845E-6 -1.0000E+0 -3.0299E-6 -1.0000E+0 -4.5714E-6 -1.2000E+0 -1.7618E-6 -1.2000E+0 -3.2867E-6 -1.2000E+0 -5.0395E-6 -1.4000E+0 -1.8097E-6 -1.4000E+0 -3.4602E-6 -1.4000E+0 -5.4728E-6 -1.6000E+0 -1.8435E-6 -1.6000E+0 -3.5688E-6 -1.6000E+0 -5.7818E-6 -1.8000E+0 -1.8510E-6 -1.8000E+0 -3.6478E-6 -1.8000E+0 -6.0009E-6 -2.0000E+0 -1.8519E-6 -2.0000E+0 -3.6982E-6 -2.0000E+0 -6.1493E-6 DrainV(10) DrainI(10) 200.0000E-3 2.9389E-6 000.0000E+0 668.1349E-9 -200.0000E-3 -1.1893E-6 -400.0000E-3 -2.7403E-6 -600.0000E-3 -4.0666E-6 -800.0000E-3 -5.1890E-6 -1.0000E+0 -6.1853E-6 -1.2000E+0 -7.0143E-6 -1.4000E+0 -7.7033E-6 -1.6000E+0 -8.2669E-6 -1.8000E+0 -8.7144E-6 -2.0000E+0 -9.0601E-6 Phụ lục 2: Thư viện khai báo cho pvà n-OTFT sử dụng vật liệu điện tử hữu pentacene fullerene đế SOI *simulator lang = spice MODEL P_Pentacene PMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = **process*** +VTO=-1.62 zero-bias threshold +TOX=50e-9 dielectric thickness +cgso = 2.5e-8 cgdo = 2.5e-8 **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.9 insulator dielectric constant +MUBAND=2.5e-5 band mobility in m2/VS **—leakage—**** +sigma0=1.5e-10 minimum leakage e-9 +IOL=1.4e-10 zero-bias leakage *===working===== +lambda=0.001 output conductance +vaa=4.45 characteristic voltage for field effect mobility +GAMMA=5 power law mobility parameter +def0=0.6 dark fermi level 117 118 +rd=0 rs=0 drain/source resistance +alphasat=0.2 satuation modulation parameter +delta=0.015625 transition width parameter *===================== +VFB=1.2 flatband voltage +VGSL=-6.046875 VGS leakage dependency *===additional========= +VDSL=7 +VMIN=0.001 +M=3.5 *************************************************** *simulator lang = spice MODEL N_Fullerene NMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = **process*** +VTO=2.0 zero-bias threshold +TOX=50e-9 dielectric thickness +cgso = 2.5e-8 cgdo = 2.5e-8 **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.9 insulator dielectric constant +MUBAND=4E-5 band mobility in m2/VS **—leakage—**** +sigma0=1e-10 minimum leakage +IOL=1.4e-10 zero-bias leakage *===working===== +lambda=0.001 output conductance +vaa=20 characteristic voltage for field effect mobility 119 +GAMMA=0.02 power law mobility parameter +def0=0.6 dark fermi level +rd=0 rs=0 drain/source resistance +alphasat=0.73 satuation modulation parameter +delta=0.051625 transition width parameter *===================== +VFB=0 flatband voltage +VGSL=6 VGS leakage dependency *===additional========= +VDSL=7 +VMIN=0.001 +M=4 Phụ lục 2: Thư viện khai báo cho pOTFT với bán dẫn hữu pentacene điện môi cực cửa PVC đế dẻo *simulator lang = spice MODEL P_Pentacene PMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = +GMIN=1e+23 **process*** +VTO=-1.2332 zero-bias threshold +TOX=3.8e-9 dielectric thickness +cgso = +cgdo = +rd=0 +rs=0 drain / source resistance **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.4 insulator dielectric constant +MUBAND=3.75e-5 band mobility in m2/VS **—leakage—**** +sigma0=1e-11 minimum leakage e-9 +IOL=2e-11 zero-bias leakage 120 121 *===working===== +lambda=0.00001 output conductance +vaa=13.65 characteristic voltage for field effect mobility +GAMMA=2.3 power law mobility parameter +def0=1.15 dark fermi level +alphasat=0.34 satuation modulation parameter +delta=8 transition width parameter *===================== +VFB=0.01 flatband voltage +VGSL=-5 VGS leakage dependency *===additional========= +VDSL=1.4 +VMIN=0.1 +M=1.4 ... mà điện tử vô kết nghiên cứu hạn chế chưa đầy đủ nên cần nghiên cứu chuyên sâu 1.3 Các nghiên cứu thiết kế mạch tích hợp hữu 1.3.1 Các bước thiết kế mạch tích hợp Mục đích cuối nhà thiết kế mạch... ADC tăng với tốc độ nhanh vượt trội so với nghiên cứu ADC khác Điều thể mức độ hấp dẫn SAR ADC nhà nghiên cứu Đối với nghiên cứu mạch điện tử hữu cơ, hầu hết phòng thí nghiệm mạnh giới trực tiếp. .. vực điện tử có thêm năm hướng phát triển điện tử 2-D, điện trở nhớ, điện tử spin, điện tử phân tử điện tử 19 hữu Phần giới thiệu sơ lược sáu hướng phát triển lĩnh vực điện tử * Điện tử silicon Điện