báo cáo thiết kế luận lý số lab 5

11 2.4K 1
báo cáo thiết kế luận lý số lab 5

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH LỚP CE118.H12.1 BÁO CÁO THỰC HÀNH LAB THIẾT KẾ LUẬN LÝ SỐ NHÓM THỰC HIỆN Trương Hoàng Minh_14520536 Nguyễn Văn Nam_14520559 Thực hành: Thiết kế Luận lý Số (CE118) LAB 5: THIẾT KẾ SIMPLE CONTROL UNIT I Mục tiêu Trong Lab sinh viên - Thiết kế simple Control Unit để thực phép toán S=1+2+3+…+n Với n input nhập từ ngõ vào - Hiện thực thiết kế Schematic II Nội dung thực hành Dựa vào simple DATAPATH thiết kế Lab lý thuyết liên quan, sinh viên tiến hành thiết kế Control Unit phù hợp với yêu cầu Lab mạch Schematic (Sinh viên tham khảo thêm DATAPATH thiết kế Lab 4) III Sinh viên chuẩn bị Viết giải thuật với mã giả (pseudo code) để thực yêu cầu Lab o Data = Import , Sum = o If data = >>> Output = Sum >>> End o While data # o Sum = Sum + data o Data = Data – o End while o Output = Sum Thực hành: Thiết kế Luận lý Số (CE118) Xác định lưu đồ chuyển trạng thái Control Unit Thực hành: Thiết kế Luận lý Số (CE118) Xây dựng bảng chuyển trạng thái – Sử dụng FF-D Ta có: Q1(NEXT) = S1.(Data=0) + S1.(Data#0) + S2.(Data=0) + S2.(Data#0) = S1 + S2 = Q1’.Q0 + Q1.Q0’ = Q1 Xor Q0 Q0(NEXT) = S0.(Start=1) + S1.(Data=0) + S2.(Data=0) = Q1’.Q0’.(Start=1) + (Data=0).(Q1’.Q0 + Q1.Q0’) = Q1’.Q0’.(Start=1) + (Data=0).(Q1 Xor Q0) Thực hành: Thiết kế Luận lý Số (CE118) Lập bảng giá trị ngõ (output) Control Unit để thực giải thuật Ta có: Datapath từ lab có Input sau - Set = S0 Start = = Q1’.Q0’.Start Enable = S2 = Q1.Q0’ - Tín hiệu khởi tạo giá trị ban đầu - Tín hiệu cho phép thực đếm Thực hành: Thiết kế Luận lý Số (CE118) IV Thực Hiện  Thiết kế tổng quát: o Mạch gồm input Và output  SW5 tín hiệu Start Khi Start Chương trình bắt đầu thực cộng  KEY0 tín hiệu xung clock cho mạch  SW0 đến SW3 ngõ vào để nhập số n bit  LEDR0 đến LEDR3 để thị kết sau cộng  LEDR4 cờ zero Led sáng kết phép cộng ( n nhập vào 0)  LEDR6 LEDR5 thị trạng thái q1 q0 chương trình  LEDR9 thể trạng thái DONE Led sáng chương trình thực xong Mô tả hoạt động:  Khi n nhập vào Qua xung clock Nếu Start = Trạng thái S0 lặp lại liên tục Khi Start = Giá trị n đưa vào đếm  LEDR sáng Biểu diễn trạng thái S1 Nếu n nhập vào Chuyển thẳng qua trạng thái S3 Led sáng Đồng thời tín hiệu DONE bật lên 1, Led sáng  Ngược lại Khi n # Chuyển qua trạng thái S2 Led sáng Led tắt ( 10 ) Bắt đầu thực đếm giảm dần n n khác Duy trì trạng thái S2 Cho đến n = Chuyển qua trạng thái S3 Tín hiệu DONE sáng Kết thị qua LED mô tả Thực hành: Thiết kế Luận lý Số (CE118) Mạch chi tiết chương trình: ( Phần code đính báo cáo nộp online ) Thực hành: Thiết kế Luận lý Số (CE118)  Kết mô KIT Trường hợp n nhập vào = Sum ban đầu = Led sáng Start = Trạng thái S0(00) Start = Chuyển qua trạng thái S1(01) Lúc n đưa vào xử lí Vì n Chuyển trực tiếp qua trạng thái s3(11) Đồng thời Led DONE sáng Thực hành: Thiết kế Luận lý Số (CE118) Trường hợp n nhập vào khác ( Trong hình n = 4) Ban đầu Sum = Trạng thái S1 Vì n khác Chuyển qua trạng thái S2(10) Led sáng Sum # Led ZERO tắt Sum = n = Led sáng Tiếp theo N giảm = Vẫn khác Tiếp tục trạng thái S2 Sum = + = Led sáng ( 1 1) Thực hành: Thiết kế Luận lý Số (CE118) Tiếp theo N giảm = Tiếp tục trạng thái S2 Sum = + = Led Led sáng ( 1001) Tiếp theo N = Tiếp tục trạng thái S2 Sum = + = 10 Led Led sáng ( 1 0) N giảm = Chuyển sang trạng thái S3(11) Led trạng thái sáng DONE = Led sáng Sum = 10 Led kết sáng ( 1 0) 10 Thực hành: Thiết kế Luận lý Số (CE118) END 11 [...]...Thực hành: Thiết kế Luận lý Số (CE118) END 11

Ngày đăng: 11/12/2016, 20:26

Từ khóa liên quan

Tài liệu cùng người dùng

Tài liệu liên quan