BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ĐỖ HUY TÙNG NGHIÊN CỨU THIẾT KẾ BỘ KHUẾCH ĐẠI CÔNG SUẤT THÍCH NGHI CHO ĂNG TEN ĐA BÚP SÓNG CHUYÊN NGÀNH: KỸ THUẬT TRUYỀN THÔNG LUẬN VĂN THẠC SĨ KHOA HỌC KỸ THUẬT TRUYỀN THÔNG NGƯỜI HƯỚNG DẪN KHOA HỌC: PGS TS ĐÀO NGỌC CHIẾN Hà Nội – Năm 2013 Mục lục Mục lục LỜI CAM ĐOAN .5 Danh sách từ viết tắt .6 Danh sách hình vẽ Danh sách bảng biểu 10 Phần mở đầu 11 Chương Cơ khuếch đại công suất 13 1.1 Giới thiệu khuếch đại công suất tần số vô tuyến 13 1.2 Phân loại khuếch đại công suất .15 1.2.1 Khuếch đại công suất lớp A .17 1.2.2 Khuếch đại công suất lớp AB, B, C 22 1.3 Các tham số khuếch đại công suất .27 1.3.1 Hiệu suất hoạt động 27 1.3.2 Độ lợi 27 1.3.3 Dải động khuếch đại công suất 27 1.3.4 Độ ổn định khuếch đại 28 1.3.5 Méo điều chế phát 29 1.3.6 Nhiễu 30 1.4 Một số công nghệ transistor sử dụng cho khuếch đại công suất 31 1.4.1 LDMOS (Lateral double-diffused metal oxide semiconductor) 31 1.4.2 HEMT (High Electronic Mobility Transistor) 32 1.5 Khuếch đại Doherty 33 1.6 Cấu trúc khuếch đại Doherty 34 1.7 Nguyên lý hoạt động khuếch đại Doherty 35 1.7.1 Khái niệm điều biến trở kháng 37 1.7.2 Mạch tương đương khuếch đại Doherty 38 1.7.3 Chế độ hoạt động mức công suất thấp 40 1.7.4 Chế độ hoạt động mức công suất trung .41 1.7.5 Chế độ hoạt động công suất đỉnh .42 1.8 Ưu điểm nhược điểm khuếch đại Doherty 44 Kết luận chương 45 Chương Phân tích thiết kế 46 2.1 Giới thiệu 46 2.2 Kiến trúc thiết kế .46 2.3 Lựa chọn lớp hoạt động 47 2.4 Thiết kế khuếch đại đơn 48 2.4.1 Phân tích DC 48 2.4.2 Xác định tải làm việc 50 2.4.3 Phối hợp trở kháng đầu vào đầu .54 2.4.4 Mô mạch khuếch đại đơn 63 2.5 Thiết kế khuếch đại Doherty 69 2.5.1 Bộ chia công suất đầu vào 69 2.5.2 Phân cực cho khuếch đại khuếch đại phụ 71 2.5.3 Mô mạch khuếch đại Doherty 71 2.6 Layout .76 Kết luận chương 78 Chương Điều khiển công suất 79 3.1 Giới thiệu 79 3.2 Mạch lấy mẫu tín hiệu 80 3.2.1 Mạch ghép tín hiệu 80 3.2.2 Mạng điện trở suy giảm hình π 82 3.3.3 Power detector .83 3.3 Mạch điều khiển 83 3.3.1 Mạch nguyên lý 85 3.3.1.1 Khối mạch nguồn 85 3.3.1.2 Khối mạch RJ45 85 3.3.1.3 Khối mạch LCD 86 3.3.1.4 Khối mạch vi điều khiển PIC18F67J60 87 3.3.2 Bộ suy giảm 88 3.3.3 IC tiền khuếch đại 88 Kết luận chương 89 KẾT LUẬN .90 Tài liệu tham khảo .91 LỜI CAM ĐOAN Trước hết, xin gửi lời cảm ơn chân thành tới tập thể thầy cô Viện Điện tử viễn thông, trường Đại học Bách Khoa Hà Nội tạo môi trường tốt để học tập nghiên cứu Tôi xin cảm ơn thầy cô Viện Đào tạo sau đại học quan tâm đến khóa học này, tạo điều kiện cho học viên có điều kiện thuận lợi để học tập nghiên cứu.Và đặc biệt xin gửi lời cảm ơn sâu sắc đến thầy giáo PGS TS Đào Ngọc Chiến tận tình hướng dẫn sửa chữa cho nội dung luận văn Tôi xin cam đoan nội dung luận văn hoàn toàn tìm hiểu, nghiên cứu viết Tất thực cẩn thận, có góp ý sửa chữa giáo viên hướng dẫn Tôi xin chịu trách nhiệm với tất nội dung luận văn Tác giả Đỗ Huy Tùng Danh sách từ viết tắt LDMOS Lateral double-diffused metal oxide semiconductor HEMT High Electronic Mobility Transistor LTE Long Term Evolution WiMax Worldwide Interoperability for Microwave Access OFDMA Orthogonal Frequency-Division Multiple Access WCDMA Wideband Code Division Multiple Access HDSPA High-Speed Downlink Packet Access PAR Peak-to-average ratio Danh sách hình vẽ Hình 1: Sơ đồ khối khuếch đại 13 Hình 2: transistor nguồn dòng phụ thuộc 14 Hình 3: transistor chuyển mạch 15 Hình 4: Dạng sóng dòng điện cực máng (a) lớp A (b) lớp B (c) lớp AB (d) lớp C 16 Hình 5: Điểm hoạt động lớp A,AB, B,và C 17 Hình 6: Khuếch đại công suất lớp A 18 Hình 7: Khuếch đại công suất lớp A với chuyển đổi phần tư bước sóng 19 Hình 8: Dạng sóng khuếch đại công suất lớp A 21 Hình 9: Khuếch đại tín hiệu AM khuếch đại lớp A 22 Hình 10 Khuếch đại công suất lớp AB, B, C 23 Hình 11: Dạng sóng khuếch đại công suất lớp B 24 Hình 12: Dạng sóng khuếch đại lớp C 25 Hình 13: Khuếch đại tín hiệu AM lớp AB, B, C (a) lớp AB (b) lớp B (c) lớp C 26 Hình 14: Dải động khuếch đại công suất 28 Hình 15: (a) phổ điện áp đầu vào (b) phổ điện áp tín hiệu đầu sinh hài 29 Hình 16: (a) phổ điện áp đầu vào (b) vài thành phần tín hiệu đầu điều chế qua lại 30 Hình 17: Cấu trúc LDMOS 31 Hình 18: Cấu trúc HEMT 32 Hình 19: Công suất tần số hoạt động vài công nghệ transistor ứng dụng cho khuếch đại công suất 33 Hình 20: Cấu trúc khuếch đại Doherty 35 Hình 21: Sơ đồ khối đơn giản khuếch đại Doherty 36 Hình 22: Hiệu suất khuếch đại Doherty 37 Hình 23: Mạch điều biến trở kháng tải 38 Hình 24: sơ đồ mạch tương đương khuếch đại Doherty 39 Hình 25: Hoạt động DPA chế độ công suất thấp 41 Hình 26: Hoạt động DPA chế độ trung 42 Hình 27: Hoạt động DPA chế độ đỉnh 43 Hình 1: Sơ đồ cấu trúc khuếch đại đơn…………………………………………………………………46 Hình 2: Sơ đồ khối kiến trúc khuếch đại Doherty 47 Hình 3: Sơ đồ mô đặc tuyến DC 48 Hình 4: VDS IDS 49 Hình 5: VGS IDS 50 Hình 6: Trở kháng nguồn trở kháng tải tương đương 51 Hình 7: Sơ đồ mô load-pull 51 Hình 8: Giá trị công suất đầu với biên độ pha hệ số phản xạ thay đổi 52 Hình 9: Sơ đồ mô soure-pull 53 Hình 10: kết mô source-pull 53 Hình 11: Đường đồng mức Q đồ thị Smith 55 Hình 12: Phối hợp trở kháng băng rộng tránh vùng có giá trị Q lớn 55 Hình 13: Pad cực G 56 Hình 14: Sơ đồ mô pad cực G 57 Hình 15: Hệ số S11 có pad cực G 57 Hình 16: Phối hợp trở kháng đầu vào dùng đồ thị Smith 58 Hình 17: Mạng phối hợp trở kháng đầu vào 58 Hình 18: Mạch phối hợp trở kháng đầu vào Momemtum 59 Hình 19: Pad cực D 60 Hình 20: Sơ đồ mô pad cực D 60 Hình 21: Hệ số S22 có pad cực D 61 Hình 22: Phối hợp trở kháng đầu dùng đồ thị Smith 61 Hình 23: Mạng phối hợp trở kháng đầu vào 62 Hình 24: Mạch phối hợp trở kháng đầu Momemtum 62 Hình 25: Mô Momentum khuếch đại đơn ADS 63 Hình 26: Sơ đồ mô Large-signal 64 Hình 27: Kết mô hệ số S21 64 Hình 28: Hệ số S11 khuếch đại đơn 65 Hình 29: Hệ số S22 khuếch đại đơn 65 Hình 30: Độ ổn định mạch khuếch đại đơn 66 Hình 31: Hài khuếch đại đơn 67 Hình 32: Tín hiệu vào tín hiệu theo thời gian 67 Hình 33: Đồ thị công suất đầu theo công suất đầu vào mạch khuếch đại đơn 68 Hình 34: Hiệu suất mạch khuếch đại đơn 69 Hình 35: Sơ đồ ghép ADS 69 Hình 36: Hệ số truyền đạt S31 S21 70 Hình 37: Pha tín hiệu cổng cổng ghép 3dB 70 Hình 38: sơ đồ khuếch đại Doherty 71 Hình 39: Sơ đồ mạch khuếch đại Doherty Momentum 72 Hình 40: Sơ đồ mô LSSP mạch khuếch đại Doherty 73 Hình 41: S21 mạch khuếch đại Doherty với giá trị VGS khuếch đại phụ khác 73 Hình 42: S11 mạch khuếch đại Doherty với VGS khuếch đại phụ khác 74 Hình 43: S22 mạch khuếch đại Doherty với VGS khuếch đại phụ khác 74 Hình 44: Hiệu suất mạch khuếch đại Doherty với VGS khuếch đại phụ khác 75 Hình 45: Độ lợi mạch khuếch đại Doherty 75 Hình 46: Layout khuếch đại đơn 77 Hình 47: Layout khuếch đại Doherty 77 Hình 1: Sơ đồ tổng quát mạch điều khiển khuếch đại…………………………….…………… 79 Hình 2: Sơ đồ mạch ghép 80 Hình 3: Mô hình ghép HFSS 81 Hình 4: Kết mô phỏng, hệ số S21 S31 mạch ghép 82 Hình 5: Kết mô hệ số S11 82 Hình 6: Sơ đồ mạng điện trở suy giảm hình π 83 Hình 7: Sơ đồ khối module Ethernet 84 Hình 8: Khối mạch nguồn 85 Hình 9: Khối mạch RJ45 85 Hình 10: Sơ đồ khối HR911105A 86 Hình 11: Khối mạch LCD 86 Hình 12: Jack kết nối với mạch vi điều khiển, mạch dao động ngoài, chân VDDCORE/VCAP 87 Hình 13: Mạch lọc, mạch reset, chân nạp cho vi điều khiển 87 Hình 14: Sơ đồ khối điều khiển khuếch đại 88 Danh sách bảng biểu Bảng Bảng tóm tắt thành phần khuếch đại Doherty 35 Bảng Các yêu cầu thiết kế ban đầu 47 Bảng Lựa chọn khuếch đại chế độ hoạt động khuếch đại 48 Bảng Giá trị VDS VGS sử dụng mô ADS 49 Bảng Điện áp hoạt động LDMOS MRF8S23120H với chế độ khuếch đại 50 Bảng 6: Giá trị điểm nén dB mạch khuếch đại đơn 68 Bảng Điện áp phân cực khuếch đại Doherty 71 Bảng 8: Giá trị điểm nén 1dB mạch khuếch đại Doherty với VGS cho khuếch đại phụ 0.6 V 76 Bảng Bảng tóm tắt thông số khuếch đại đơn Doherty 76 Bảng 10 Thông số kỹ thuật FR4 76 Bảng 11 Các tham số mạch ghép 80 Bảng 12 Giá trị tham số S từ 2.2 đến 2.4 GHz 81 Bảng 13 Giá trị điện trở mạng suy giảm hình π 83 10 chuyển đổi dạng tín hiệu RF sang tín hiệu điện áp đầu Tín hiệu điện áp đầu đưa vào vi điều khiển chuyển đổi ADC Sau vi điều khiển đưa tín hiệu điều khiển suy giảm (attenuator) để thay đổi mức công suất tín hiệu đầu vào 3.2 Mạch lấy mẫu tín hiệu Mạch lấy mẫu tín hiệu bao gồm mạch ghép tín hiệu, mạng điện trở suy giảm hình π power detector 3.2.1 Mạch ghép tín hiệu Mạch ghép sử dụng để trích phần nhỏ tín hiệu công suất đầu khuếch đại công suất nhằm mục đích đo công suất đầu thực giám sát, đồng thời đo hệ số sóng đứng hệ thống ăng ten Sơ đồ mạch ghép theo lý thuyết minh họa hình 4.2, sơ đồ mạng cực Hình 2: Sơ đồ mạch ghép Các tham số tính toán cho mạch ghép với hệ số ghép lựa chọn 30 dB: Tham số s w l Giá trị 3.2 mm 1.6 mm 19.5 mm Bảng 11 Các tham số mạch ghép 80 Mạch ghép mô thiết kế HFSS, sử dụng vật liệu Roger 6035 Hình 3: Mô hình ghép HFSS Hình 4.4 kết mô S21 S31, tần số f = 2.3 GHz Tham số S21 (f = 2.3 GHz) S31 (f = 2.3 GHz) S31 (f = 2.2 GHz) S31 (f = 2.4 GHz) Giá trị -0.1347 dB -32.0511 dB -32.0359 dB -32.1087 dB Bảng 12: Giá trị tham số S từ 2.2 đến 2.4 GHz Hệ số S31 tần số từ 2.2 GHz đến 2.4 GHz chênh 0.0728 dB, hệ số insertion loss f = 2.3 GHz -0.1347 dB Trong ghép độ phẳng hệ số ghép dải tần hoạt động quan trọng Ở đây, độ phẳng 0.0728 dB, ta sử dụng ghép dải tần từ 2.2 GHz đến 2.3 GHz 81 Hình 4: Kết mô phỏng, hệ số S21 S31 mạch ghép Hệ số S11 f = 2.3 GHz -28.5203 dB Name X XY Plot Y HFSSDesign1 -25.00 m1 2.3000 -28.5203 ANSOFT Curve Info dB(S(1,1)) Setup1 : Sw eep m1 -30.00 dB(S(1,1)) -35.00 -40.00 -45.00 -50.00 -55.00 1.50 1.75 2.00 2.25 Freq [GHz] 2.50 2.75 Hình 5: Kết mô hệ số S11 3.2.2 Mạng điện trở suy giảm hình π Với công suất đầu lớn 40 W, tương ứng với 46 dBm, tín hiệu trích qua mạch lấy ghép giảm 32 dB, tức 14 dBm Tín hiệu qua mạng điện trở suy giảm hình π nhằm mục đích suy giảm tín hiệu thêm 30 dB Vậy tín hiệu sau qua mạng điện trở mức công suất lại – 16 dBm 82 3.00 Hình 6: Sơ đồ mạng điện trở suy giảm hình π Các giá trị điện trở tính toán 53.2 Ω 53.2 Ω 789.7 Ω R1 R2 R3 Bảng 13: Giá trị điện trở mạng suy giảm hình π 3.3.3 Power detector Dùng để phát đo xác mức công suất tín hiệu RF Trên thị trường có nhiều loại Analog Devices, Texas Instrument hay Hittite Ở sơ đồ điều khiển công suất này, sử dụng HMC1021LP4E Hittite 3.3 Mạch điều khiển Mạch điều khiển bao gồm vi điều khiển attenuator Vi điều khiển lựa chọn phải có khả giao tiếp với máy tính qua modul Ethernet có tính hợp sẵn modul ADC PIC18F67J60 vi điều khiển đáp ứng yêu cầu Vi điều khiển PIC18F67J60 tích hợp sẵn module điều khiển Ethernet Đây giải pháp kết nối hoàn chỉnh, bao gồm module Media Access Control (MAC) Physical Layer transceiver (PHY).Module Ethernet đáp ứng tất chuẩn IEEE 802.3 cho kết nối 10-BaseT cáp đôi xoắn Có LED output để báo liên kết trạng thái hoạt động mạng Module Ethernet gồm khối chức chính: - Khối truyền nhận PHY mã hóa giải mã liệu gửi nhận đầu RJ45 83 - Khối MAC phù hợp với chuẩn IEEE 802.3 cung cấp MIIP (Media Independent Interface Management) để điều khiển PHY - Một đệm RAM 8Kbyte để lưu trữ gói tin truyền nhận - Một khối phân xử để điều khiển truy cập vào đệm RAM DMA, khối truyền nhận yêu cầu Hình 7: Sơ đồ khối module Ethernet - Thanh ghi giao tiếp có chức thông dịch dòng lệnh tín hiệu trạng thái nội module Ethernet ghi đặc biệt vi điều khiển SFRS Trong chương 3, phần sơ đồ mạch nguyên lý nêu không đề cập đến phần code để nạp vào cho vi điều khiển PIC18F67J60 Code cho module Ethernet tham khảo thư mục Microchip Solution/TCPIP sau cài đặt MPLAB C18 microchip [30], [31], [32] 84 3.3.1 Mạch nguyên lý 3.3.1.1 Khối mạch nguồn Hình 8: Khối mạch nguồn Mạch nguồn sử dụng IC ổn áp 7805 để tạo điện áp 5V để nuôi khối sử dụng điện áp 5V đưa tới đầu vào IC ổn áp LM117 Tại đầu LM117 điện áp 3.3V dùng để cấp nguồn cho vi điều khiển khối khác mạch sử dụng điện áp 3.3V Tại đầu vào IC 7805, dòng điện DC cho qua diode D3 trước tới đầu vào 7805 để bảo đảm cho dòng điện qua 7805 theo chiều cố định Các tụ C15, C17, C13, C16, C19, C18 có tác dụng lọc nhiễu 3.3.1.2 Khối mạch RJ45 Hình 9: Khối mạch RJ45 Trong mạch này, sử dụng đầu cắm giao tiếp RJ45 HR911105A HANRUN HR911105A tích hợp sẵn biến áp có led để thông báo trạng thái kết nối mạch 85 Hình 10: Sơ đồ khối HR911105A 3.3.1.3 Khối mạch LCD Hình 11: Khối mạch LCD Khối mạch LCD sử dụng LCD 16x2 để hiển thị địa IP mạch để hiển thị thông số mạch công suất phát 86 3.3.1.4 Khối mạch vi điều khiển PIC18F67J60 Hình 12: Jack kết nối với mạch vi điều khiển, mạch dao động ngoài, chân VDDCORE/VCAP Chân VDDCORE/VCAP vi điều khiển nối với tụ phân cực C14 xuống đất Bộ dao động sử dụng thạch anh 25MHz Hình 13: Mạch lọc, mạch reset, chân nạp cho vi điều khiển Các tụ C2, C3, C4, C5, C6, C7, C9 có tác dụng lọc nhiễu 87 3.3.2 Bộ suy giảm Bộ suy giảm lựa chọn sử dụng RFSA2013 FRMD, tần số hoạt động từ 50 MHz đến GHz, điều chỉnh suy giảm công suất tín hiệu khoảng 30 dB Công suất đầu vào lớn 30 dBm 3.3.3 IC tiền khuếch đại Sử dụng AH322 TriQuint Semiconductor, dải tần hoạt động từ 400 – 2700 MHz, P1dB 33dBm Vậy sơ đồ mạch sau Đầu vào Doherty PA RFSA2013 Đầu at Tiền khuếch đại Bộ ghép Power detector uP PIC18F67J60 HMC1021LP4E Tín hiệu điều khiển từ máy tính Hình 14: Sơ đồ khối điều khiển khuếch đại 88 Kết luận chương Chương tập trung nói phần mạch điều khiển khuếch đại công suất thiết kế chương 2.Phần mạch điều khiển chủ yếu mạch số nên thiết kế mạch phải ý đặc biệt so với mạch khuếch đại thiết kế Mạch lấy mẫu tín hiệu thực việc trích phần nhỏ tín hiệu, phần tín hiệu trích qua power detector, tín hiệu đầu vào vi điều khiển PIC18F67J60 Sau đó, vi điều khiển hiển thị công suất phát khối mạch LCD Để điều khiển công suất đầu thi vi điều khiển dựa vào tín hiệu đưa từ máy tính thông qua module kết nối Ethernet, tín hiệu máy tính điều khiển dựa vào mức công suất đầu mong muốn mức 40 W, 30 W hay 20 W cách điều khiển attenuator đầu vào khuếch đại 89 KẾT LUẬN Bộ khuếch đại Doherty thiết kế sử dụng cho ăng ten đa búp sóng cụ thể ăng ten cho trạm gốc sử dụng công nghệ 4G LTE WiMax đường từ ăng ten đến thuê bao Băng thông đáp ứng băng thông chuẩn LTE 5MHz, 10 MHz hay 20 MHz, dải tần từ 2,28 GHz đến 2,32 GHz Bộ khuếch đại đạt hiệu suất cao ~ 50 % hoạt động mức công suất đầu thấp 20 W hay 30 W Hoàn thiện thiết kế layout cho mạch khuếch đại Doherty mạch khuếch đại đơn dùng phần mềm chuyên dụng thiết kế mạch Cadence Giải pháp giám sát điều khiển công suất đầu cho khuếch đại nêu thiết kế Kết số hạn chế hệ số phản xạ S22 tải chưa tối ưu đảm bảo nằm tiêu chịu đựng hệ số sóng đứng transistor Hướng phát triển luận văn: Chế tạo mạch thật cho khuếch đại đơn khuếch đại Doherty, tiến hành đo đạc chế tạo phần mạch điều khiển cho khuếch đại công suất Nghiên cứu chia công suất đầu vào khuếch đại Doherty nhằm tối ưu khuếch đại Doherty 90 Tài liệu tham khảo [1] Marian K Kazimierczuk, “RF Power Amplifiers”, 2008 John Wiley & Sons, Ltd [2] Guillermo Gonzalez, “Microwave Transistor Amplifiers: Analysis and Design”, Second Edition, Prentice Hall [3] Steve C Cripps, “RF power amplifiers for wireless communications”, Second Edition, Artech House [4] David M Pozar, “Microwave Engineering”, Third Edtion, John Wiley and Sons, Inc [5] John L B Walker, “Handbook of RF and Microwave Power Amplifiers”, the Cambridge RF and microwave engineering series, Cambridge University Press [6] W H Doherty, “A new high-efficiency power amplifier for modulated waves”, Bell Telephone Laboratories, 1936 [7] Frederick H Raab, “Efficiency of Doherty RF power amplifier systems”, IEEE transactions on broadcasting, vol BC-33, no 3, September 1987 [8] Bumman Kim, Jangheon Kim, Ildu Kim, and Jeonghyeon Cha, “The Doherty power amplifier”, IEEE microwave magazine, October 2006 [9] S J C H Theeuwen and J.H Qureshi, “LDMOS technology for RF power amplifiers”, IEEE transactions on microwave theory and techniques, vol 60, no 6, june 2012 [10] Maury microwave, “Theory of load and source pull”, 27 Jul 1999 [11] M Iwamoto, A Williams, Pin-Fin Chen, A.G Metzger, L E Larson, Peter M Asbeck, “An Extended Doherty Amplifier With High Efficiency Over a Wide 91 Power Range”, IEEE transaction on microwave theory and techniques, vol 49, no 12, December 2001 [12] Nuttapong Srirattana, Arvind Raghavan, Deukhyoun Heo, Phillip E Allen, and Joy Laskar, “Analysis and Design of a High-Efficiency Multistage Doherty Power Amplifier for Wireless Communications”, IEEE transaction on microwave theory and techniques [13] http://en.wikipedia.org/wiki/High_electron_mobility_transistor [14] http://www.home.agilent.com/en/pc-1297113/advanced-design-systemads?nid=-34346.0&cc=VN&lc=eng [15] “Circuit Simulation Fundamentals”, ADS 2009 Fundamentals, Agilent Technologies [16] “System Simulation Fundamentals”, ADS 2009 Fundamentals, Agilent Technologies [17] “DC Simulation and Circuit Modeling”, ADS 2009 Fundamentals, Agilent Technologies [18] “AC Simulation and Tuning”, ADS 2009 Fundamentals, Agilent Technologies [19] “S-parameter Simulation and Optimization”, ADS 2009 Fundamentals, Agilent Technologies [20] “Filter: Transient, DesignGuide, Momemtum, DAC”, ADS 2009 Fundamentals, Agilent Technologies [21] “Harmonic Balance Simulation”, ADS 2009 Fundamentals, Agilent Technologies [22] “Circuit Envelope Simulation”, ADS 2009 Fundamentals, Agilent Technologies 92 [23] “Final Circuit / System Simulation”, ADS 2009 Fundamentals, Agilent Technologies [24] Document number: MRF8S23120H, Rev 0, 11/2010, Freescale Semiconductor, Technical Data [25] “Theory of load and source pull measurement”, Maury Microwave Corporation, 27 Jul 1999 [26] http://en.wikipedia.org/wiki/Harmonic_balance [27] Morterza Nick, Amir Mortazawi, “Adaptive Input-power distribution in Doherty Power Amplifiers for linearity and efficiency enhancement”, IEEE transactions on microwave theory and techniques, vol 58, no 11, November 2010 [28] http://www.rogerscorp.com/acm/products/28/RT-duroid-6035HTC-HighFrequency-Laminates.aspx [29] http://www.cadence.com/us/pages/default.aspx [30]http://tailieu.vn/xem-tai-lieu/de-tai-module-ethernet-tren-vi-dieu-khienpic18f67j60-va-ung-dung-trong-do-luong-dieu-khien-pha.1197647.html [31]http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeI d=2505¶m=en535724 [32] http://ww1.microchip.com/downloads/en/DeviceDoc/tcpipstk.pdf [33] “RF Electronics Chapter 9: Impedance matching of power amplifier”, C.J.Kikkert, AWR Corp [34] “Broadband Impedance Matching Network for RF Power Amplifiers”, Manoj M Mhala, Piyush Desai and Girish Kumar, Department of Electrical Engineering, IIT Bombay, Powai, Mumbai-400076 93 [35]http://www.freescale.com/webapp/sps/site/overview.jsp?nodeId=0106B97520N Fng6Hmm#RF_Model_MRF8S23120H_MDL_ADS [36]http://en.wikipedia.org/wiki/LTE_(telecommunication) [37] “VSWR to Return Loss Conversion Chart”, Amphenol Connex 94