Thiết kế mạch khuếch tại tần số 0.9 GHz với độ lợi 10db và cực tiểu hệ số nhiễu

Thông tin tài liệu

ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN - ĐIỆN TỬ BỘ MÔN KỸ THUẬT VIỄN THÔNG TIỂU LUẬN MÔN HỌC MẠCH TÍCH HỢP SIÊU CAO TẦN ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU Giáo viên hướng dẫn: TS HUỲNH PHÚ MINH CƯỜNG Học viên: LÊ HỒNG ANH NGUYỄN HỒ BÁ HẢI Nhóm : 08 HỒ CHÍ MINH, 05/2014 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường MỤC LỤC LỜI CẢM ƠN THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU GIỚI THIỆU CHUNG VỀ THIẾT KẾ MỘT MẠCH KHUẾCH ĐẠI NHIỄU THẤP TIẾN TRÌNH THIẾT KẾ 2.1 CHỌN TRANSISTOR 2.2 ĐỘ ỔN ĐỊNH 2.3 TÍNH TOÁN CÁC THÔNG SỐ NHIỄU 2.4 TÍNH TOÁN ĐỘ LỢI CỦA MẠCH KHUẾCH ĐẠI 10 2.5 PHỐI HỢP TRỞ KHÁNG CHO MẠCH KHUẾCH ĐẠI 13 2.6 THIẾT KẾ PHÂN CỰC CHO MẠCH KHUẾCH ĐẠI 18 KẾT QUẢ MÔ PHỎNG 19 THỰC HIỆN LAYOUT CHO MẠCH KHUẾCH ĐẠI 21 KẾT LUẬN 21 TÀI LIỆU THAM KHẢO 22 Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường LỜI CẢM ƠN Nhóm thực xin gửi lời cảm ơn chân thành sâu sắc đến Thầy TS Huỳnh Phú Minh Cường học đầy tính thực tiễn công nghệ mạch tích hợp siêu cao tần, hiểu biết sâu rộng chuyên ngành Điện Tử Viễn Thông xu hướng phát triển ngành học Trong thời gian hữu hạn việc thực đề tài nhóm tránh thiếu sót tiểu luận Kính mong Thầy bạn thông cảm dạy thêm Thân chúc Thầy bạn lời chúc sức khỏe, niềm vui hạnh phúc công việc sống! Thành phố Hồ Chí Minh, ngày 01 tháng 06 năm 2014 Nhóm thực 08 Lê Hồng Anh- Nguyễn Hồ Bá Hải Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU GIỚI THIỆU CHUNG VỀ THIẾT KẾ MỘT MẠCH KHUẾCH ĐẠI NHIỄU THẤP Bên cạnh ổn định độ lợi, phần thiết kế quan trọng khác xem xét cho khuếch đại siêu cao tần hệ số nhiễu (Noise Figure) Trong ứng dụng thu thường yêu cầu phai có tiền khuếch đại với hệ số nhiễu thấp có thể, tầng thu có ảnh hưởng lớn đến thi hành nhiễu hệ thống Thông thường đạt hai cực tiểu hệ số nhiễu cực đại độ lợi cho khuếch đại, nhiên vài tương nhượng thực Điều thực việc sử dụng vòng tròn đẳng độ lợi vòng tròn đẳng hệ số nhiễu để lựa chọn đánh đổi khả dụng hệ số nhiễu độ lợi Trong tiểu luận đưa công thức cho vòng tròn đẳng hệ số nhiễu biểu diễn chúng sử dụng thiết kế khuếch đại transistor Hệ số nhiễu khuếch đại hai cửa biểu diễn sau F  Fmin  RN YS  Yopt , GS (1.1) Trong đó, YS = GS + jBS: dẫn nạp nguồn đưa đến transistor Yopt: dẫn nạp nguồn tối ưu để cực tiểu hệ số nhiễu Fmin: hệ số nhiễu cực tiểu transistor, đạt YS = Yopt RN: điện trở nhiễu tương đương transistor GS: phần thực dẫn nạp nguồn Thay sử dụng dẫn nạp YS Yopt, sử dụng hệ số phản xạ ΓS Γopt, đó, Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường YS  Yopt 1 S , ZO   S (1.2) 1   opt  Z O   opt ΓS hệ số phản xạ nguồn Fmin, Γopt, RN đặc trưng transistor dụng, gọi thông số nhiễu thiết bị; chúng đưa nhà sản xuất đo đạc YS  Yopt  S   opt  Zo     S opt (1.3) Thêm vào đó,    S  S GS  Re YS     2Z o    S   S  1  S  Z    o S (1.4) Sử dụng công thức (1.1) đưa hệ số nhiễu sau S  opt 4R F  Fmin  N Zo     S opt  (1.5)  Đối với hệ số nhiễu cố định F công thức (1.5) biểu diễn thành vòng tròn mặt phẳng ΓS Đầu tiên ta biểu diễn thông số hệ số nhiễu N sau, N  S   opt  S 2 F  Fmin   opt , RN / Z o (1.6) N số cho hệ số nhiễu đưa tập hợp thông số nhiễu Do viết lại sau  S    opt    S  opt   N   S ,  S S    S opt  S  opt    opt opt  N  N  S ,  S S    S  opt  S  opt  N 1 Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải  N   opt N 1 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Thêm  opt /  N  1 vào hai vế ta S   opt N 1  N N    opt  N 1  (1.7) Kết định nghĩa vòng tròn đẳng hệ số nhiễu với tâm CF  opt N 1 (1.8) , Và bán kính  N N    opt RF  N 1  (1.9) TIẾN TRÌNH THIẾT KẾ 2.1 CHỌN TRANSISTOR Bước quan trọng trình thiết kế mạch khuếch đại lựa chọn Transistor phù hợp với yêu cầu đặc trưng mạch khuếch đại Trong đề tài này, mục đích việc thiết kế thực mạch hoạt động tần số 0.9 GHz có độ lợi ngõ 10dB Trong trường hợp Transistor NEC's NE85619 “Low Noise Bipolar Transistor” chọn cho mạch khuếch đại Các thông số đặc trưng Transistor có khả hoạt động đến tần số GHz Vce = 3V Ic = 5mA Ta thực tìm thông số nhiễu Transistor tần số 0.9 GHz Bởi vì, nhà sản xuất không cung cấp thông số NFmin, Γopt, RN tần số 0.9 GHz datasheet mô hình thông số S transistor, nên ta phải thực mô ADS để tìm thông số mô hình tín hiệu lớn Đầu tiên, ta phải phân cực cho transistor với Vce = 3V Ic = 5mA Ta thiết lập mạch phân cực hình (2.1) Mô hình tín hiệu lớn transistor NE85619 lấy từ thư viện “Low Noise Bipolar Transistor” công ty thiết kế chip RENESAS Thực mô DC, để thấy kết ta chọn “Simulate Menu > Annotate DC Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường solution” Mô hình tín hiệu lớn cho thông số S không xác; đó, ta phải kiểm tra đối chiếu với mô hình thông số S transistor Hình 2.1 Mạch phân cực Transistor So sánh kết mô với mô hình thông số S transistor sau Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Hình 2.2 Các thông số S Transistor 0.9 GHz Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường S11  0.515  171.76, S12  0.10447, S21  3.20276.1, S22  0.276  54.8 Từ kết ta thấy có sai lệch mô hình tín hiệu lớn mô hình thông số S Tuy nhiên, tần số 0.9 GHz sai lệch thông số không đáng kể 2.2 ĐỘ ỔN ĐỊNH Ta tiến hành xem xét điều kiện để mạch ổn định không điều kiện sử dụng phương pháp K   test   S11S 22  S12 S21  (0.515  171.76)(0.276  54.8)  (0.10447)(3.20276.1)  0.195 2  S11  S 22    (0.515)  (0.276)  (0.195) K    1.046 S12 S 21 2(0.104)(3.202) Ta thấy   K > nên Transistor ổn định không điều kiện tần số 0.9 GHz 2.3 TÍNH TOÁN CÁC THÔNG SỐ NHIỄU Sử dụng ADS để tính toán thông số nhiễu từ mô hình transistor tín hiệu lớn Để tính toán thông số nhiễu tần số 0.9 GHz ta sử dụng tùy chọn “Single Point Sweep” thiết lập nhiệt độ 16.85oC (tương ứng với nhiệt độ chuẩn cho nhiễu 290K) Trong điều khiển “S Parameter” ta chọn “noise calculation” Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Hình 2.3 Mô hình tính toán thông số nhiễu Transistor 0.9 GHz Sử dụng mô hình ta thu kết sau Hình 2.4 Kết mô thông số nhiễu Transistor 0.9 GHz 2.4 TÍNH TOÁN ĐỘ LỢI CỦA MẠCH KHUẾCH ĐẠI Độ lợi tổng cộng mạch khuếch đại GT  GS GO GL  10 dB Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 10 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Trong đó, GO  S 21  3.2022  10 dB Vậy GS  GL  dB Thực tính toán vòng tròn đẳng độ lợi cho GS  dB  GS max  CS  RS  1  S11  1.36  1.34 dB  g S  g S S11  1  g S  S11  0.407171.76O   1  g S  S11  g S  S11 GS  0.735 GS max   0.407 Thực tính toán vòng tròn đẳng độ lợi cho GL  dB  GL max  CL  RL  1  S22  1.082  0.34 dB  g L   g L S22  1  g L  S 22  0.25754.8O   1  g L  S 22  g L  S22 GL  0.924 GL max   0.256 Thực vẽ vòng tròn đẳng độ lợi GS  dB , GL  dB tìm giá trị ΓS, ΓL để cực tiểu hệ số nhiễu mạch khuếch đại Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 11 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường ΓS Γopt ΓL GL = dB GS = dB Hình 2.5 Tìm ΓS ΓL từ vòng tròn đẳng độ lợi Từ vòng tròn đẳng độ lợi GS  dB , GL  dB biểu diễn đồ thị Smith ta chọn giá trị ΓS, ΓL sau  S  0.29101o Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải  L  0.2122o 12 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Sử dụng kết cho ta hệ số nhiễu sau  S  opt 4R F  Fmin  N Z0     S opt    1.53  1.85 dB 2.5 PHỐI HỢP TRỞ KHÁNG CHO MẠCH KHUẾCH ĐẠI Chúng ta thiết kế mạch phối hợp đế đạt công suất ngõ mong muốn mức độ công suất bị phản xạ ngõ vào 50  Input Matching Network Output Matching Network Transistor [S] S IN OUT  (ZS) (Zin) (Zout) (ZL 50  L Hình 2.3 Cấu trúc mạch khuếch đại hai cửa Mạch phối hợp trở kháng ngõ vào ngõ thiết kế để kết hợp điện trở 50  nguồn tải với trở kháng ngõ vào ngõ tầng khuếch đại nhằm truyền tải công suất tối đa đến tầng khuếch đại với hệ số nhiễu giảm thiểu Thực thiết kế mạch phối hợp trở kháng ngõ ngõ vào mạch khuếch đại sử dụng đồ thị Smith với giá trị ΓS, ΓL chọn Kết tính toán đồ thị Smith sau Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 13 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 0.148Ʌ 0.086Ʌ jbS ΓS yS 0.360Ʌ Hình 2.6 Thực phối hợp trở kháng cho ngõ vào mạch khuếch đại Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 14 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 0.141Ʌ 0.062Ʌ jbL ΓL yL 0.331Ʌ Hình 2.7 Thực phối hợp trở kháng cho ngõ mạch khuếch đại Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 15 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Từ kết phối hợp trở kháng ta có mạch sau 0.190Ʌ 0.212Ʌ 0.062Ʌ 0.086Ʌ Hình 2.8 Mạch khuếch đại thực phối hợp trở kháng Thiết kế đoạn truyền sóng Z0 = 50 Ω dùng Microstrip Line, Substrate FR4 ԑr = 4,6 Giả sử độ dày đoạn truyền sóng h1, độ rộng W1 Ta thực tìm tỉ số W1/h1, dự đoán W1/h1 < W1 8e A  h1 e2 A  Trong đó, A RC1  r   r   0.11    0.23    1.5577 60 r 1 r  Vậy W1 8e A   1.849  h1 e2 A  Ta chọn h1 = mm W1 = 1.849 mm Kiểm tra lại tính toán với phần mềm APPCAD ta kết sau Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 16 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Hình 2.9 Thiết kế đường truyền sóng 50Ω APPCAD Từ kết tính toán APPCAD ta có thông số đường truyền sóng sau H = 1mm, W = 1.835mm, T = 0.01mm, Z0 = 50.01Ω, Ʌ = 179.386mm Từ kết ta có mạch phối hợp trở kháng sau 34.08mm 38.03mm 11.12mm 15.43mm Hình 2.10 Mạch khuếch đại thực phối hợp trở kháng Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 17 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 2.6 THIẾT KẾ PHÂN CỰC CHO MẠCH KHUẾCH ĐẠI Thiết kế mạch phân cực DC để cách ly tín hiệu RF với DC băng thông mong muốn đưa Nó bao gồm cuộn dây tụ điện mắc vào mạch dạng hình T (DC feeding blocking) Nguồn: MICROWAVE TRANSISTOR AMPLIFIER Analysis and Design – Guillermo Gonzalez Đối với mạch khuếch đại cao tần, sử dụng đoạn Microstrip Line dài λ /4 thay cho cuộn L Với λ /4  44.847 mm ta có mạch phân cực sau Hình 2.11 Mô hình mạch khuếch đại công suất với phân cực DC ADS Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 18 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường KẾT QUẢ MÔ PHỎNG Sau thực phân cực cho mạch khuếch đại ta thực lại mô để kiểm tra thông số mạch Hình 3.1 Mô hình mô mạch khuếch đại ADS Ta thực mô thông số mạch cách gắn nguồn AC tần số 0.9 GHz với công suất thay đổi từ -20dBm đến 10dBm Thực đô công suất ngõ tính toán độ lợi mạch tương ứng với công suất ngõ vào Ngoài ra, ta tiến hành xác định ma trận thông số S thông số nhiễu mạch Kết mô thu sau Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 19 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Hình 3.2 Kết mô mạch khuếch đại ADS Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 20 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Từ kết mô ta thấy độ lợi mạch đạt gần 10dB hệ số nhiễu mạch NF = 1.704 = 2.31dB có sai lệch không đáng kể so với giá trị tính toán (NF=1.85dB) THỰC HIỆN LAYOUT CHO MẠCH KHUẾCH ĐẠI Hình 4.1 Kết thực mạch layout ADS KẾT LUẬN  Bài tiểu luận thực thiết kế mạch khuếch đại với độ lợi 10dB hoạt động tần số 0.9GHz  Hệ số nhiễu mạch cực tiểu, nhiên sai số đáng kể kết thiết kế mô  Phần thực layout cho mạch chưa hoàn chỉnh thiếu thư viện phần mềm Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 21 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường TÀI LIỆU THAM KHẢO [1] TS Huỳnh Phú Minh Cường, “MICROWAVE INTERGRATED CIRCUITS”, Chapter 4, Microwave Amplifier, Ho Chi Minh city University of Technology, 2014 [2] Ahmed Sedek Mahmoud Sayed, “ULTRA WIDEBAND 5W HYBRID POWER AMPLIFIER DESIGN USING SILICON CARBIDE FESFETS”, Master of Engineering, Elektrotechnik und Informatik der Technischen Universität Berlin, 2005 [3] Guillermo Gonzalez, “MICROWAVE TRANSISTOR AMPLIFIER Analysis and Design”, Second Edition, Prentice Hall [4] Marian K.Kazimierczuk, “RF POWER AMPLIFIERS”, First Edition, A John Wiley and Sons, Ltd., Publication, 2008 [5] “RF Devices / RF Transistor – ADS Design Kit”, http://sg.renesas.com/products/microwave, Renesas Electronics Corporation, 20102014 [6] Prof Steve Long, “Harmonic Balance Simulation on ADS”, University of California Santa Barbara, 2011 [7] Prof Steve Long, “Using ADS to simulate Noise Figure”, University of California Santa Barbara, 2011 Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 22 [...]... layout trên ADS 5 KẾT LUẬN  Bài tiểu luận đã thực hiện thiết kế mạch khuếch đại với độ lợi 10dB hoạt động tại tần số 0. 9GHz  Hệ số nhiễu của mạch đã được cực tiểu, tuy nhiên vẫn còn sai số đáng kể giữa kết quả thiết kế và mô phỏng  Phần thực hiện layout cho mạch vẫn chưa hoàn chỉnh vì thiếu các thư viện phần mềm Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 21 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng... ngõ vào và ngõ ra được thiết kế để kết hợp điện trở 50  của nguồn và tải với trở kháng ngõ vào và ngõ ra của tầng khuếch đại nhằm truyền tải công suất tối đa đến tầng khuếch đại với hệ số nhiễu được giảm thiểu Thực hiện thiết kế mạch phối hợp trở kháng ở ngõ ra và ngõ vào mạch khuếch đại sử dụng đồ thị Smith với các giá trị ΓS, ΓL được chọn Kết quả tính toán trên đồ thị Smith như sau Nhóm 08 : Lê Hồng... tần số 0. 9 GHz với công suất thay đổi từ -20dBm đến 10dBm Thực hiện đô công suất ở ngõ ra và tính toán độ lợi của mạch tương ứng với mỗi công suất ngõ vào Ngoài ra, ta cũng tiến hành xác định ma trận thông số S và các thông số nhiễu của mạch Kết quả mô phỏng thu được như sau Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 19 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Hình 3.2 Kết... quả mô phỏng mạch khuếch đại trên ADS Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 20 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Từ kết quả mô phỏng ta thấy độ lợi của mạch đạt gần đúng 10dB và hệ số nhiễu của mạch là NF = 1. 704 = 2.31dB có sự sai lệch không đáng kể so với giá trị tính toán (NF=1.85dB) 4 THỰC HIỆN LAYOUT CHO MẠCH KHUẾCH ĐẠI Hình 4.1 Kết quả thực hiện mạch layout... thông số của đường truyền sóng như sau H = 1mm, W = 1.835mm, T = 0. 01mm, Z0 = 50. 01Ω, Ʌ = 1 79. 386mm Từ kết quả trên ta có được mạch phối hợp trở kháng như sau 34 .08 mm 38 .03 mm 11.12mm 15.43mm Hình 2. 10 Mạch khuếch đại thực hiện phối hợp trở kháng Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 17 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 2.6 THIẾT KẾ PHÂN CỰC CHO MẠCH KHUẾCH ĐẠI Thiết. .. lợi cho GL  0 dB  1 GL max  CL  RL  1 1  S22 2  1 .08 2  0. 34 dB  g L   g L S22 1  1  g L  S 22  0. 25754.8O 2  2 1  1  g L  S 22 2 1  g L 1  S22 GL  0. 92 4 GL max   0. 256 Thực hiện vẽ các vòng tròn đẳng độ lợi GS  0 dB , GL  0 dB và tìm các giá trị ΓS, ΓL để cực tiểu hệ số nhiễu của mạch khuếch đại Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 11 Mạch Tích Hợp Siêu Cao Tần Giáo viên... Nguyễn Hồ Bá Hải 15 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Từ kết quả phối hợp trở kháng ta có được mạch như sau 0. 1 90 0. 212Ʌ 0. 062Ʌ 0. 086Ʌ Hình 2.8 Mạch khuếch đại thực hiện phối hợp trở kháng Thiết kế đoạn truyền sóng Z0 = 50 Ω dùng Microstrip Line, Substrate FR4 ԑr = 4,6 Giả sử độ dày của đoạn truyền sóng là h1, và độ rộng là W1 Ta thực hiện tìm tỉ số W1/h1, dự đoán... Bá Hải 13 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 0. 148Ʌ 0. 086Ʌ jbS ΓS yS 0. 3 60 Hình 2.6 Thực hiện phối hợp trở kháng cho ngõ vào mạch khuếch đại Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 14 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 0. 141Ʌ 0. 062Ʌ jbL ΓL yL 0. 331Ʌ Hình 2.7 Thực hiện phối hợp trở kháng cho ngõ ra mạch khuếch đại Nhóm 08 : Lê Hồng... Cường ΓS Γopt ΓL GL = 0 dB GS = 0 dB Hình 2.5 Tìm ΓS và ΓL từ các vòng tròn đẳng độ lợi Từ các vòng tròn đẳng độ lợi GS  0 dB , GL  0 dB biểu diễn trên đồ thị Smith ta chọn các giá trị ΓS, ΓL như sau  S  0. 29 101 o Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải  L  0. 2122o 12 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường Sử dụng các kết quả này cho ta hệ số nhiễu như sau 2  S... Mô hình mạch khuếch đại công suất với phân cực DC trên ADS Nhóm 08 : Lê Hồng Anh – Nguyễn Hồ Bá Hải 18 Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS Huỳnh Phú Minh Cường 3 KẾT QUẢ MÔ PHỎNG Sau khi thực hiện phân cực cho mạch khuếch đại ta thực hiện lại các mô phỏng để kiểm tra các thông số của mạch Hình 3.1 Mô hình mô phỏng mạch khuếch đại trên ADS Ta thực hiện mô phỏng các thông số của mạch bằng

Ngày đăng: 16/08/2016, 23:54

Xem thêm: Thiết kế mạch khuếch tại tần số 0.9 GHz với độ lợi 10db và cực tiểu hệ số nhiễu