Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Bộ giáo dục đào tạo Trờng đại học bách khoa hà nội Khoa điện tử - viễn thông đồ án tốt nghiệp Đề tài: tổng quan tổng đài alcatel E 10B cấu trúc chung tổng đài alcatel E 10 B thiết kế trờng chuyển mạch 128 số cho tổng đài nhỏ Giáo viên hớng dẫn Sinh viên thực Lớp : : : Hà nội-2005 Trang Khoa Điện Tử Viễn Thông Bộ giáo dục đào tạo Trờng đại học bách khoa hà nội oOo Đồ án tốt Nghiệp Cộng hoà xã hội chủ nghĩa việt nam Độc lập Tự Hạnh phúc - - Nhiệm vụ thiết kế tốt nghiệp Họ tên : Lớp : Ngành học : 1- Đầu đề thiết kế : 2- Các số liệu ban đầu : 3- Nội dung phần thuyết minh tính toán : 4- Các vẽ đồ thị (ghi rõ loại vẽ kích thớc vẽ) Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp 5- Cán hớng dẫn : Họ tên cán : PHầN : 6- Ngày giao nhiệm vụ thiết kế : 7- Ngày hoàn thành nhiệm vụ : Ngày tháng năm 2005 chủ nhiệm khoa (Ký ghi rõ họ tên) kết điểm đánh giá cán hớng dẫn (Ký ghi rõ họ tên) học sinh hoàn thành Quá trình thiết kế : (Và nộp thiết kế cho khoa) (Khoa) - Điểm uy : Ngày tháng năm 2005 - Bản vẽ thiết kế : (Ký tên) Ngày tháng năm 2005 Chủ tịch hội đồng (Ký ghi rõ họ tên) Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Lời nói đầu Tổng đài ALCATEL 1000 E10 tới trở thành hệ thống chuyển mạch tối u, linh hoạt thích hợp với mạng viễn thông Việt Nam Đặc biệt trạm điều khiển với cấu trúc chức nguyên lý hoạt động u việt, độ tin cậy cao, đóng vai trò quan trọng OCB 283 Trong tơng lai với pháp triển độ tin cậy ALCATEL chiếm u so với hệ thống chuyển mạch khác Đối với Việt Nam, hệ thống tổng đài ALCATEL 1000 E10 dợc đa vào sử dụng nhiều mạng viễn thông mắt xích nhằm đáp ứng đợc yêu cầu mạng viễn thông tơng lai Quá trình học tập nghiên cứu, đợc hớng dẫn thầy Đỗ Trọng Tuấn thầy cô giáo khoa điện tử viễn thông trờng Đại học Bách Khoa Hà Nội, em hoàn thành đồ án tốt nghiệp tổng đài ALCATEL 1000 E 10 Trong tập đồ án tốt nghiệp em xin đề cập đến nội dung : Tổng quan Tổng đài ALCATEL 1000 E10 Thiết kế trờng chuyển mạch 128 Do trình độ thời gian có hạn đề tài em khỏi thiếu sót, em mong đợc đóng góp ý kiến thầy cô giáo nh tất bạn sinh viên để đề tài hoàn thiện Em xin chân thành cám ơn giúp đỡ thầy Đỗ Trọng Tuấn tát thầy cô giáo khoa Điện tử viễn thông giúp đỡ em hoàn thành đồ án tốt nghiệp Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Chơng I Tổng quan Tổng đài ALCATEL E10 B Vị trí ứng dụng ALCATEL E10 ALCATEL E10 hệ thống tổng đài điện tử số đợc pháp triển công ty kỹ nghệ viễn thông CIT Thế hệ tổng đài E10 tổng đài E10 đợc sản xuất đa vào từ đầu năm 1970 Đó tổng đài điện tử sử dụng kỹ thuật phân kênh theo thời gian Tổng đài ALCATEL 1000 E10B thật tạo hệ thống chuyển mạch có khả thao tác cao có tốc độ uyển chuyển mềm dẻo Nó bao trùm toàn phạm vi tổng đài, từ loại tổng đài nội hạt nhỏ trung tâm chuyển mạch giang lớn hay cửa ngõ quốc tế Khả thích nghi với vùng có mật độ dân c khác loại khí hậu khác Hệ thống E10B cho phép trung tâm chuyển mạch nội hạt giang hay hỗn hợp Vừa giang vừa nội hạt tổng đài ALCATEL 1000 E10 đấu nối vào mạng : - Mạng điện thoại : Tơng tự số, đồng không đồng - Mạng báo hiệu số - Mạng máy tính - Mạng chuyển mạch gói - Mạng thông tin di động - Mạng dịch vụ hỗ trợ - Mạng khai thác bảo dỡng REM - Mạng thông tin băng rộng Khả đấu nối tổng đài ALCATEL 1000 E10B mạng thông tin đợc thể qua hình sau Hệ thồng ALCATEL E10B hệ thống đợc thiết cấu trúc mở giải đợc trình tiến hoá hai mặt : tiến hoá mặt kỹ thuật công nghiệp tiến hoá chức ngày dồi dàovà Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp phức tạp tổng đài Nó bao gồm phân hệ với chức độc lập đợc liên kết với tiêu chuẩn giao tiếp + Phân hệ truy nhập thuê bao giao tiếp với đờng dây thuê bao tơng tự số + Phân hệ đầu nối điều khiển sử dụng chuyển mạch phân chia theo thời gian chức chuyển mạch gọi + Phân hệ vận hành bảo dỡng : Hỗ trợ chức cần thiết cho điều hành bao dỡng Mạng CCITT No AICATEL E10 B Mạng điện thoại Phân hệ đầu nối điều khiển Phân hệ truy cập thuê bao Mạng dịch vụ hỗ trợ NT Mạng số liệu Phân hệ điều hành bảo dư ỡng PABX Mạng vận hành bảo dưỡng Hình : Khả đầu nối tổng đài ALCATEL 1000 E10B mạng thông tin Mỗi phân hệ có phần mềm phù hợp với chức mà đảm nhiệm Phạm vi phân hệ, nguyên tắc phân bố chức module phần cứng phần mềm khác từ nguyeen tắc làm cho có u điểm sau : -Giảm giá thành đầu t ban đầu cho hệ thống - Khả đấu nối nh xử lý tăng lên - Tối u hoá bảo đảm an toàn - Các phần nâng cấp cách dễ dàng riêng biệt hệ thống Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Các đặc trng hệ thống ALCATEL E10B Các loại đầu nói thuê bao: hệ thống OCB283 đấu nối với thuê bao : - Thuê bao điện thoại quay đĩa (8-22 xung/s ) máy ấn phím đợc CCITT tiêu chuẩn hoá - Các thuê bao số có tốc độ 144 Kb/ s (2B + D) - Tổng đài PBX nhân công tự động - Các thuê bao số 2Mb/s (30 D + B ) ví dụ nh tổng đài nhánh tự động riêng(PABX) phơng tiện đa dịch vụ (Multiservor) - Buồng điện thoại công cộng Các gọi : - Các gọi nội hạt - Các gọi ra, gọi vào giang nội hạt - Các gọi ra, gọi vào giang nớc - Các gọi ra, gọi vào quốc tế - Các gọi ra, gọi vào tổng đài nhân công - Các gọi đến dịch vụ đặc biệt 3.Các dịch vụ cung cấp cho thuê bao Analog : - Đờng dây đặc biệt gọi hay gọi vào (hoặc gọi hay gọi vào) - Đờng dây nóng (đờng dây không cần quay số) - Chỉ thị mức cớc quay - Gộp nhóm đờng dây - Đờng dây thiết yếu hay u tiên - Nhận dạng thuê bao phá quấy - Quay lại số thuê bao tự động - Cuộc gọi ghi âm lại - Cuộc gọi hội nghị tay ba - Cuộc gọi kép - Quay số vắn tắt (đờng dây nóng) Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp - Chuyển tạm thời cho thuê bao vắng mặt - Đánh thức tự động - Dịch vụ hạn chế thờng xuyên hay điều khiển Các dịch vụ cung cấp thuê bao số : Các thuê bao số có dịch vụ tơng tự nh thuê bao, có thêm số dịch vụ đặc biệt nh : - Dịch vụ mạng CM kênh 64 Kb/s thuê bao số - Dịch vụ từ xa : + Điện thoại hội nghị + Fax nhóm 2, nhóm nhóm + Video Tex mã hoá theo kiểu chữ + Telex với Modem kênh 13 giao tiếp chuẩn X25 - Ngoài có dịch vụ : + Địa rút gọn 1-4 số + Quay số vào trực tiếp + Thông tin cớc (giá toàn bộ) + Chuyển STI tạm thời + Các gọi không trả lời + Nhận biết đờng gọi + Ngăn chặn nhận biết đờng gọi Tính cớc : - Có khả tính 128 loại cớc khác - Mỗi loại tính mức cớc - Mỗi chơng mục thuê bao dài 24 bit đấu nối liên đài : Tổng đài E10 dù nội hạt hay giang nội hạt, giang thúy hay giang hỗn hợp (vừa nội hạt vừa giang đều) nhng nối tới tổng đài khác mạng - Bằng đờng PCM sơ cấp (2 Mbps) 30 kênh tiêu chuẩn CCITT G 732 hay đờng ghép kênh cao cấp Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp - Bằng đờng rung kế ANalog 5.Hệ thống báo hiệu : Hệ thống báo hiệu tổng đài sử dụng loại báo hiệu sau : - Báo hiệu kênh kếp hợp : + Mã thập phân STROWRGER, EMD, R + Mã đa tần R 2và No + Báo hiệu kênh trung CCITT No Quản lý lu lợng : Dung lợng quản lý cực đại hệ thống 220 CA/s cụ thể : - Với cấu hình 16 18 CA/s cấu hình COMPACT - Với cấu hình nhỏ 32 36 CA/s - Với cấu hình trung bình lớn trên222 CA/s Dung lợng tối đa ma trận CM 2048 PCM Điều cho phép: -Lu lợng lên tới Erlangs(tức 60000 gọi có 25000 số gọi thành công thời điểm) -Có thể đấu nối tới 6000 trung kế Hơn hệ thống sử dụng kỹ thuật tự điều chỉnh để tránh xảy cố tải Kỹ thuật đợc phân bố mức hệ thống dựa vào đo đạc số lợng gọi có nhu cầu gọi đợc sử lý(phần trăm chiếm yêu cầu) Chơng II Cấu trúc chung tổng đài alcatel E10B I Cấu trúc chức tổng thể alcatel E10B Hệ thống alcatel E10B đợc lắp đặt trung tâm mạch viễn thông có liên quan.Nó bao gồm khối chức riêng biệt: - Phân hệ truy nhập thuê bao : Đấu nối thuê bao tơng tự thuê bao số Trang Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp - Phân hệ đấu nối điều kiển thực chức đấu nốivà sử lý gọi - Phân hệ điều hành bảo dỡng : hỗ trợ chức vị cần thiết cho điều hành bảo dỡng Mọi khối chức có phần mềm riêng phù hợp với chức mà đẩm nhiệm Trong phân hệ đấu nối điều kiển, phân hệ diều hành bảo dỡng nằm OCB283 Liên lạc phân hệ truy cập thuê bao phân hệ đấu nối trực tiếp điều khiển sử dụng hệ thống báo hiệu số Các phân hệ đợc nối nvới đờng mạng LR hay đờng PCM Các đờng mạng LR đờng ghép kênh 32 kênh, không mã hoá HDB3 (mã lỡng cực mật độ cao) có cấu trúc tơng tự nh PCM : + Về phần cứng : OCB 238 có trạm điều khiển có trạm điều khiển : - Trạm điều khiển : SMC - Trạm điều khiển thiết bị phụ trợ : SMA - Trạm điều khiển thiết bị trung kế : SMT - Trạm điều khiển ma trận chuyển mạch: SMX - Trạm vận hành bảo dỡng SMM Và trạm đồng sở thời gianSTS (đây trạm điều khiển) + Phần mềm hệ thống đợc chia làm module phần mềm (ME) để hỗ trợ cho trạm điều khiển phục vụ cho ứng dụng thoại Có loại module phần mềm sau : - Phần mềm xử lý gọi : ML, MR - Phần mềm tính cớc : ML TX - Phần mềm quản trị sở liệu : ML URM - Phần mềm điều khiển ma trận chuyển mạch : ML COM Các module phần mềm trao đổi với thông qua mạch vòng trao đổi thông tin Cấu trúc phần cứng tổng đài E10B Trang 10 Khoa Điện Tử Viễn Thông A B PCMo Đồ án tốt Nghiệp QA QB QC QD f1 Vcc PCM1 QE QE CLK CLR A B D0 D1 10 11 12 13 D2 D3 D4 D5 D6 D7 QF QH QA B QB QC QD QE QF 10 11 12 13 QH Hình 41: Biểu dồ thời gian Q QC QA D0 D1 QA QB D2 D3 D4 D5 D6 D7 QC 10 10 với Trên sơ đồ cho thấy, thực tế xung chốt vào (Clock) cần trễ Q Q D QE 11 12 13 11 D QE 12 thời điểm từ 08 lên1 đến vài chục ns để phép dịch cuối 74LS164 13 Q CLK CLR E QF ổn định đầu vào 74LS374 Phép trễ đợc thực 74LS374 74LS08 PCM2 A B QF QH QH QA 74LS374 D0 D1 QA D3 D4 D5 D6 D7 QC Số liệu đợc chốt vào374 (thời Q Q sau có xung clock 374 xuất D2 B QC 10 gian tối thiểu 15 20 ns) Q 11 D QE 12 13 B QD 10 11 QE 12 Độ rộng8 xung clockQ độ rộng xung f0 244ns nên thoả mãn 13 Q điều kiện CLK CLR 74LS374 PCM3 A B E QF QH QA QB QC QD QE CLK CLR 74LS374 f1 f2 +5v A B C C2 E11 G18 74LS374 QE 74LS374 10 11 12 13 D0 D1 D2 D3 D4 D5 D6 D7 QF QA QB QC QD QE QF 10 11 12 13 QH QH Y1 Y2 Y3 Y4 Y5 Y6 Y7 F QH 74LS374 16 14 12 13 11 10 Trang 40 PO P1 P2 10 P3 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 42: Sơ đồ nguyên lý MUX Trang 41 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Chốt vào ra: Để trách đờng số liệu vào ra, ta phải dùng chốt chiều dùng đệm 8216 hay 74LS245 PCM out PCM in Do Do Do Do D1 D1 D1 D1 Do Do Do Do 8216 Do D1 D2 D3 D1 D1 D1 D1 8216 Do D1 D2 D3 Data bus to BH Hình 43 : Chốt vào dùng 8216 + Dùng đệm 8216*2 cho chốt vào ra: Đa tín hiệu f1 để điều khiển BM bởi: - Tại chu kỳ âm f1 (490 ns), BMcó nhiệm vụ ghi thông tin Khi chốt 8216 cho đờng Din0 đến Din3 vào Dbus - Tại chu kỳ dơng f1, BM có nhiệm vụ đọc lúc 8216 đóng vai trò chốt ra, đa số liệu từ Dbus tới chân Dout Dout + Chốt vào dùng 74LS245 Sơ đồ chân nh sau : Hình 44 Sơ đồ chân 74LS245 Trang 42 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Bảng trạng thái: ENNABLE DIRCETION OPERATION G L L H CONTROL (DIR) L H X B Data to Abus A Data to B bus isolation Để tách đờng số liệu vào khỏi BM ta dùng đếm trạng thái nhng phải đệm chiều Ta sử dụng 74LS245 (octal bus transeiver with state output) Ta đa tín hiệu f1 để điều khiển BM bởi: Tại chu kỳ âm tín hiệu f1, BM có nhiệm vụ đọc Khi chốt 74LS 245 đóng vai trò chốt đa số liệu từ data bus tới chân B1- B8 để đa PCM out Hình 45: Sơ đồ nguyên lý chốt vào dùng 74LS 245 Bộ nhớ thông tin BM chọn địa chỉ: Do dung lợng nhỏ 256,nên ta dùng nhớ thông dụng, không yêu cầu tốc độ ghi đọc cao Ta dùng nhớ RAM 6116 2K * bit RAM 6116 gồm 24 chân DQ0- DQ7: đờng data bus CE, WE, OE (W,E,O): đờng điều khiển Nguồn Vcc Mass Vss Sơ đồ chân: Trang 43 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 46: Sơ đồ chân 6116 Bảng thật CE L L L H OE L X H X WE H L H X I/pin D out Din Dout disable Không dùng đọc viết Treo Dout Đối với BM làm việc ghi đọc nên chọn OE hay Nhng OE = cần bảo vệ BM Khi điện, có đa tín hiệu điều khiển điện áp lới để cấm làm việc có nguồn nuôi điện ta thực mạch sau: 4V Hình 47: Bảo vệ liệu điện Khi Vcc điện (mất điện áp lới) lúc D1tắt, D2 dẫn VĐ gần 5v (5v - Vg) Đồng thời qua R, có dòng nạp cho pin Vcc điện Ngoài ra, điện ta ghi đọc đợc Tuy nhiên, mạch đợc thực module khác tổng đài Trang 44 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Bộ nhớ RAM 6116 có chu trình ghi đọc tối thiểu 120 ns để điều khiển, ta xét biểu đồ thời gian ghi đọc BM Hình 48: Biểu đồ thời gian ghi đọc BM Các tín hiệu điều khiển OE, WE phải trễ từ đếm hay từ CM tới chân Điều thực cho qua mạch đảo có thời gian trễ 40 ns Dựa voà biểu đồ thời gian trên, ta thấy rõ xung điều khiển cho chọn địa cho BM ( 2*74LS157) f1 đồng với chốt vào 8216 Sơ đồ chân Trang 45 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 49: Sơ đồ chân 74LS157 Bảng trạng thái STROBE H L L L L INPUT SELECT X L L H H OUTPUT A x L H x x B x x x L H L L H L H + Tạo địa ghi BM, đọc CM Khi qua MUX, số liệu vào trễ khoảng thời gian 3.9 ms Nên tần số làm địa cho việc đọc ghi BM, CM phải trễ tơng ứng để đảm bảo không bị thông tin Để ghi đọc nhớ BM cần có đờng địa (cho 128 kênh) để làm trễ tín hiệu từ đến chuẩn cho trờng chuyển mạch dùng cách: + Dùng đơn vị trễ: Trễ 1/2 chu kỳ 14 + Dùng trigger D: Nếu dùng tính chất trigger D Chỉ lật trạng thái có mức xung biến đổi sời lên Nếu dùng tần số 14 làm xung clock cho trigger D xung đồng hồ có chu kỳ lớn 15,16 bị trễ 1/2 chu kỳ 14 3,9 ms, ta sử dụng 74LS175 Sơ đồ chân Trang 46 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 50: Sơ đồ chân 74LS175 Bảng thật: TS CLR L H H H CLK D X X H L L X Q L H L Q0 OUTPUT Q H L H Q0 Sơ đồ mạch nguyên lý Hình 51: Sơ đồ nguyên lý tạo trễ dùng 74LS175 Các xung đếm f2, f3, f4, f5, f6, f7, f8 đỉa cung cấp để ghi BM đọc CM Các giá trị trễ so với dãy xung cung cấp cho MUX 3,9 ms Sơ đồ thực ghi thông tin vào DBM Trang 47 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình52: Sơ đồ ghi thông tin vào BM Trang 48 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp 4- Bộ nhớ điều khiển CM: chọn nhớ CM ta dùng 6116 (mặc dù, cần bit/ ô nhớ) Bộ chọn nhớ CM có chu trình ghi đọc Trong chu trình đọc đợc cung cấp địa đếm với trình đọc BM Khi đọc CM nội dung địa đọc cho BM nên việc đọc CM Chu trình ghi đọc ngẫu nhiên địa ghi nội dung ghi Tuỳ theo yêu cầu gọi ghi CM hoàn toàn mP điều khiển Địa cho CM có nhiệm vụ chu kỳ đọc chọn địa từ đếm Còn chu kỳ ghi chọn địa từ tiếp giáp với mP Để thiết kế việc điều khiển CM ta có biểu đồ thời gian sau: Hình 53: Chu trình đọc CM Khi CM ghi BM nên chu kỳ đọc cung cấp địa sai nên gây lỗi Tyu nhiên, 8000 mẫu/18 việc sai mẫu không ảnh hởng đến nội dung thông tin Cách chọn địa cho CM ta dùng IC 74LS 157 điều khiển CM cách có tín hiệu MEMWR(yêu cầu ghi nhớ CM) từ mP MEMWR = 1, chân select = 1.Chọn đờng ta có sơ đồ nguyên lý Trang 49 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Trong trờng hợp nhớ điều khiển CM nhớ RAM 128 byte cần chân đỉa conf thừa đầu 74LS157 Ta lợi dụng đầu để tạo xung R/W cho nhớ điều khiển 5- Thiết kế DEMUX: DEMUX có nhiệm vụ phân tách kênh đờng PCM 32 kênh ngợc với MUX Hình 56 : DEMUX Nguyên tắc DEMUX số liệu đến với tốc độ 8,192 Mb/s khoảng thời gian 3,9 ms tơng ứng với kênh DEMUX phải tiếp nhận kênh tách đờng PCM32 kênh với tốc độ đờng 2,048 Mb/s Do vậy, để thiết kế DEMUX, ta sử dụng IC 74LS244 làm chức chốt IC 74LS 165 làm chức biến đổi song song thanhf nối tiếp Sơ đồ 74 LS165 (8 bit parallet in/ serial out shìt register) Hình 57: Sơ đồ chân 74 LS165 Bảng thật Trang 50 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp INPUT SHIF/ Clock Clock LOAD L H H H H inhibit X L L L H X L INTER OUTPUTS Serial Parallet OUT PUT QA QB inputs AH a h X X X X A QAo H L QAo b QBo QAB QAB QAB Qn H QHO QGO QGO QGO + Tại chu kỳ đờng f1 thời gian đọc BM, đa mẫu thông tin chốt Trong chu kỳ 3,9 ms đọc BM lần, đa kênh, chốt 74 LS247 đệm vào DEMUX mở (điều khiển OE out OE out 3) Các tín hiệu điều khiển tính toán nh sau: OE out0 = f1 + OEo OE out1 = f1 + OE1 OE out2 = f1 + OE2 OE out3 = f1 + OE3 Với số liệu nằm đệm đợc cho qua đến đờng vào 74 LS165 cần phải chốt số liệu vào SH/LD =0 chốt số liệu vào SH/LD dịch theo nhịp Ck Do chọn xung SH/LD1 = f0 + 0Eout Đó nửa sau xung OE outo + OE out1.Có độ rộng 245 ns Thời gian 245 ns trớc để số liệu qua đệm 74 LS 244 đợc ổn định từ BM tới chân vào số liệu 74 LS165 Khoảng cách xung SH/LD đủ lớn để số liệu dịch hết qua đờng Qn (tức bit PCM) Trang 51 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 58: Biểu đồ xung tín hiệu SH/LD Chọn f0 CLK cho ghi dịch Việc tạo tín hiệu điều khiển 0Eout0 OEout1 ta dùng IC 74LS08 IC 74LS244 Dùng 74LS244 làm chốt ngõ Sơ đồ nh sau: Hình 59: Sơ đồ chân 74LS244 Nh ta tạo đợc trơng chuyển mạch 128 số Trang 52 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Về cấu tạo phần cứng trên, ta mở rộng đến 25 số, phải mở rộng MUX DEMUX thành đờng vào Lúc đó, nhịp xung đồng hồ góc 8,192MHz Thời gian đọc ghi RAM 245ns Hình 60: Sơ đồ nguyên lý DEMUX Trang 53 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Kết luận Tóm lại, với cách lắp tạo trờng chuyển mạch 128 số Với cấu tạo phần nh mở rộng tới 256 cửa Khi phải mở rộng MUX, DEMUX thành đờng vào Nhịp xung đồng hồ gốc 8,192 MHz, thời gian đọc, ghi RAM 245 nm Với cách thiết kế phân bố nhớ thông tin điều khiển nh sau: Phân bố nhớ thông tin BM 00H 01H 02H 03H 04H 05H 06H 07H 7FH 8Bit 8Bit 8Bit 8Bit 8Bit 8Bit 8Bit 8Bit Bit PCM PCM PCM PCM PCM PCM PCM PCM PCM Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 31, line đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 0, line Của kênh 31, line đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào đầu vào Phân bố nhớ điều khiển CM 00H 01H 02H 03H 04H 05H 06H 07H 7FH địa địa địa địa địa địa địa địa địa PCM PCM PCM PCM PCM PCM PCM PCM PCM Với cách phối ghép ta tạo cấp chuyển mạch T- 128 làm cho trờng chuyển mạch tiếp thông hoàn toàn Trang 54 [...]... hoặc một số các phân tử sau : - Một BUS chính BMS BUS (Multi processor Station BUS) - Một hoặc vài b xử lý, các b nhớ và BUS riêng của < /b> chúng, chỉ có b xử lý chính PUP (Main processor unit) tối đa 4 đơn vị và xử lý thứ cấp PUS (seconday processor unit) Interface Interface COMMON MEMORY COUPLE OR MEMORY OR PROCESSOR BSM Interface BSM Interface LOCAL MEMORY Proceeor Private Memory IBM Interface Hình... LRE 64 64 BASIC BLOCK 1.1 64 BASIC BLOCK 1.2 BASIC BLOCK 1.32 64 BASIC BLOCK 2.1 BASIC BLOCK 2.2 BASIC BLOCK 2.32 64 BASIC BLOCK 3.1 BASIC BLOCK 3.2 BASIC BLOCK 3.32 64 BASIC BLOCK 4.1 BASIC BLOCK 4.2 BASIC BLOCK 4.32 64 Hình 10:< /b> Ma trận chuyển mạch phân chia theo thời gian 2048 LRE x 256 LRS LRE: Tuyến đi vào ma trận LRS: Tuyến đi ra khỏi ma trận 1.6 Trạm đồng b và cơ sở thời gian STS Trạm đồng b ... Active ACTM Automatic Trunk Connection Test DISP Alarm Display ANINS Announcement Inserter ALT Automatic Line Test BIU Bus Interface Unit Trang 32 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Phần III Thiết kế trờng chuyển mạch 128 số cho tổng < /b> đài < /b> nhỏ Trang 33 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp A Lạ chọn phơng án thiết kế I Phân tích hoạt động của < /b> trờng chuyển mạch: Nhiệm vụ: Thiết kế trờng chuyển mạch. .. CSNL BASIC EQUIPMENT MCX LR MCX INTERFACE (SAB) LA MAIN PROCESSOR UNIT (PUP) SECONDARY PROCESSOR UNIT (PUS) COMMON MEMORY (MC) SECONDARY MULTIPLEX COUPLER (CMS) VOICE SIGNAL COUPLER (CTSV) BSM MAIN MULTIPLEX COUPLER (CMP) LA CLOCK COUPLER LA STATION ACCESS MULTIPLEX (MAS) Trang 15 Khoa Điện Tử Viễn Thông Đồ án tốt Nghiệp Hình 5: Sơ đồ cấu < /b> trúc < /b> chung < /b> của < /b> trạm điều khiển thiết b phụ trợ SMS BSM: BUS... Điện Tử Viễn Thông SUBSCRBER ACCESS SUBSYSTEM CSNL Đồ án tốt Nghiệp CONNECTION AND CONTROL SUBSYBSYTEM SMT CSND CSED HOST SWITCHING MATRIC STS PCM SMA SMX CIRCUIT AND ANOUCEMENT MACHINES 1 TO 4 MAS SMX MIS Hình 2 : Sơ đồ cấu < /b> trúc < /b> phần cứng của < /b> tổng < /b> đài < /b> SMX REM ALARMS GENARAL SUPEGISORY OPERATION AND MAINTENAL SUBSYSTYM - CSED : Trạm tập trung thuê bao xa - CSND : Đơn vị truy nhập thuê bao xa - CSNL : Đơn... Nhận biết tín hiệu kết thúc quá trình ghi để ttrả lại chế độ hoạt động cho CM III- Chọn phơng án : Để thiết kế mốt trờng chuyển mạch dung lợng 128 số, do đặc tính cấp tổng < /b> đài < /b> đã nêu ở phần lý thuyết trên nên đối với các loại tổng < /b> đài < /b> PABX, REX có dung lợng nhỏ hơn 512 số, ta chỉ cần dùng chuyển mạch cấp tổng < /b> đài < /b> là đáp ứng đợc yêu cầu Để thiết kế trờng chuyển mạch này thờng có 2 phơng án sau: - Dùng b ... COUPLER MATRIC LINK INTERFACE To other SMX) BSM TIME DIVISION MATRIC MAIN MULTIPLEX COUPLER (CMP) 2048 LRE(MAX) 256 LRSMAX) Up to 1792 LCXE (coming from other SMX) MATRIC LINK INTERFACE 256 LRS Hình 9: Sơ đồ cấu < /b> trúc < /b> của < /b> trạm SMX BSM: BUS trạm điều khiển (đa xử lý) LCXE: Liên kết nội b tới MCX và đầu nối tới SMX LRE: Đờng ma trận vào ( theo quan < /b> điểm MCX) LRS: Đờng ma trận ra ( theo quan < /b> điểm MCX) 1.4... THUÊ BAO PHÂN Hệ ĐấU NốI Và ĐIềU KHIểN CSNL CSND CSED MA TRậN CHUYểN MạCH CHíNH URM BT COM ETA PUPE THÔNG TIN MQ REM GX MR TX TR PC OM ALARMS PHÂN Hệ ĐIềU HàNH Và B O DƯỡNG Hình 12 Sơ đồ cấu < /b> trúc < /b> choc năng và phần mềm của < /b> tổng < /b> đài < /b> E1< /b> 0B 2.5.1 Module tạo nhịp và phân phối thời gian Module này tạo đồng hồ chuẩn Oẻ trung tâm và phân chia thời gian để đồng b các dờng MIS (PMC), các dờng LR và đồng b cho. .. SMT GENERATION BASIC EQUIPMENT OPTIONAL EQUIPMENT TIME BASE OSC 0 HIS 0 2048 KHz DISTRIBUTION MXC A Majority logic CSNL TIMING OSC 1 HIS 1 OSC 2 SMT MXC B Majority logic + LR SMA TIMING SIGNAL AND SYNCHRONIZATION STATION (STS) Hình 11: Tạo và phân phối tín hiệu thời gian MCXA: Nhánh A của < /b> ma trận chuyển mạch chính MCXB: Nhánh B của < /b> ma trận chuyển mạch chính HIS: Giao diện đồng b b n ngoài OCS: B giao... đếm đồng b tuần tự 7 Chọn địa chỉ cho BM 7 Chốt CM 7 CM 7 7 Tiếp giáp với MP Các thanh ghi I/O 7 7 Chọn địa chỉ cho BM Hình 13 : Sơ đồ khối trờng chuyển mạch 128 số * B đếm tuần tự : Các b nhớ BM và CM cần đợc cung cấp đỉa chỉ 1 cách lần lợt Để quét hết 128 byte (128 số) của < /b> BM, CM trong khoảng às cần cung cấp 1 xung clock cho các b ghi dịch và các chức năng chọn B đếm cần phải tạo tần số sau :