Lời mở đầu Ngày ,các vi điều khiển có ứng dụng ngày rộng rãi thâm nhập ngày nhiều lĩnh vực kỹ thuật đới sống xã hội Hầu hết thiết bị kỹ thuật từ phức tạp đơn giản nh thiết bị điều khiển tự động ,thiết bị văn phòng thiết bị gia đình có dùng vi điều khiển.Chính tầm quan trọng vi điều khiển vi xử lý mà môn học vi xử lý đợc đa vào giảng daỵ nhiều trờng học từ năm trớc đây,trong có dạy cho sinh viên ngành tự động hoá.Ngày việc ứng dụng vi điều khiển vào việc điều khiển đối tợng ngày gia tăng trở nên phổ biến.Do việc làm đồ án thiết kế hệ vi xử lý bit để điều khiển đối tợng đợc giao cho sinh viên ,đã làm tăng đợc khả hiểu biết khả áp dụng vi điều khiển học tập nghiên cứu công việc ngời.Trong trình làm đồ án hiểu biết có hạn ,thời gian làm hạn chế nên tránh khỏi thiếu sót em mong đợc thông cảm bảo thầy cô môn.Đặc biệt chúng em cảm ơn thầy Nguyễn Trọng Thuần thờng xuyên dẩn chúng em suốt thời gian làm đồ án Hà Nội 10/6/2005 Sinh viên : Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều Phụ lục Trang Lời mở đầu Đề tài thiết kế Chơng1: Định hớng thiết kế 1) Chọn vi xử lý 2) Tổ chức ngoại vi Chơng 2:Giới thiệu vi điều khiển 8051 Chơng 3:Nội dung thiết kế 16 I) Tổ chức phần cứng hệ vi xử lý 8051 16 II) Giới thiệu linh kiện tổ chức ghép nối 17 III)Sơ đồ thiết kế chi tiết 25 Chơng 4:Xây dựng phần mềm I) Giới thiệu chung thuật toán II) Chơng trình phần mềm viết hợp ngữ Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều 26 26 28 Đề tàI THIếT Kế Hệ VI Xử Lý BIT Thiết kế hệ vi xử lý để điều khiển động chiều với yêu cầu sau: 1) Quản lý tốc độ cách hiển thị tốc độ (4 số ) ,hiển thị chiều quay 2) Thực hãm động 3) Có tín hiệu đảo chiều quay thuận ngợc Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều Chơng I định hớng thiết kế Thiết kế hệ vi xử lý bao gồm việc thiết kế tổ chức phần cứng viết phần mềm cho phần cứng mà ta thiết kế Việc xem xét tổ chức phần cứng chơng trình phần mềm cho thiết kế vấn đề cần phải cân nhắc Vì tổ chức phần cứng phức tạp, có nhiều chức hỗ trợ cho yêu cầu thiết kế phần mềm đợc giảm bớt dễ dàng thực nhng lại đẩy cao giá thành chi phí cho phần cứng, nh chi phí bảo trì Ngợc lại với phần cứng tối thiểu lại yêu cầu chơng trình phần mềm phức tạp hơn, hoàn thiện hơn; nhng lại cho phép bảo trì hệ thống dễ dàng nh việc phát triển tính hệ thống từ đa giá cạnh tranh đợc Từ yêu cầu nhận định ta có định hớng sơ cho thiết kế nh sau: 1)Chọn vi xử lý Từ yêu cầu dùng VXL bit ta dự kiến dùng chip vi điều khiển thuộc họ MCS-51 Intel, mà cụ thể dùng chip 8051 lý sau: + Thứ 8051 thuộc họ MCS-51, chip vi điều khiển Đặc điểm chip vi điều khiển nói chung đợc tích hợp với đầy đủ chức hệ VXL nhỏ, thích hợp với thiết kế hớng điều khiển Tức bao gồm: mạch VXL, nhớ chơng trình liệu, đếm, tạo xung, cổng vào/ra nối tiếp song song, mạch điều khiển ngắt + Thứ hai là, vi điều khiển 8051 với họ vi điều khiển khác nói chung năm gần đợc phát triển theo hớng sau: Giảm nhỏ dòng tiêu thụ Tăng tốc độ làm việc hay tần số xung nhịp CPU Giảm điệp áp nguồn nuôi Có thể mở rộng nhiều chức chip, mở rộng cho thiết kế lớn Những đặc điểm dẫn đến đạt đợc hai tính quan trọng là: giảm công suất tiêu thụ cho phép điều khiển thời gian thực nên mặt ứng dụng thích hợp với thiết kế hớng điều khiển + Thứ ba là, vi điều khiển thuộc họ MCS-51 đợc hỗ trợ tập lệnh phong phú nên cho phép nhiều khả mềm dẻo vấn đề viết chơng trình phần mềm điều khiển + Cuối là, chip thuộc họ MCS-51 đợc sử dụng phổ biến đợc coi chuẩn công nghiệp cho thiết kế khả dụng Mặt khác, qua việc khảo sát thị trờng linh kiện việc có đợc chip 8051 dễ dàng nên mở khả thiết kế thực tế Vì lý mà việc lựa chọn vi điều khiển 8051 giải pháp hoàn toàn phù hợp cho thiết kế 2) Tổ chức ngoại vi Ta biết vi điều khiển 8051 có dung lợng ROM 4K,mặt khác dung lợng chơng trình nhỏ nên hệ vi xử lý thiết kế không dùng đến ROM ,Dung lợng RAM 8051 128Kbyte ,trong chơng trình viết hợp ngữ sử dụng số Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều ngăn RAM không nhiều hệ vi xử lý thiết kế dùng vi điều khiển 8051 vi mạch 8255 để mở rộng cổng vào cho vi điều khiển Sơ đồ khối cho thiết kế phần cứng hệ thống nh sau: Address Bus VXL 8051 Mạch giao tiếp 8255 Khối hiển thị Data Bus Control Bus Chơng Bộ Vi Điều Khiển 8051 Những tính chất đặc trng họ vi điều khiển MCS-51: Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều * Đơn vị xử lý trung tâm (CPU) bit đợc tối u hoá để đáp ứng chức điều khiển * Khối lôgic (ALU) xử lý theo bit nên thuận tiện cho phép toán logic Boolean * Bộ tạo dao động giữ nhịp đợc tích hợp bên với tần số 12MHz * Giao diện nối tiếp có khả hoạt động song song, đồng * Các cổng vào/ra hai hớng đờng dẫn đợc định địa cách tách biệt * Có năm hay sáu nguồn ngắt với hai mức u tiên * Hai ba đếm định thời 16 bit * Bus khối định thời tơng thích với khối ngoại vi vi xử lý 8085/8088 * Dung lợng nhớ chơng trình (ROM) bên lên tới 64 kbyte * Dung lợng nhớ liệu (RAM) bên lên tới 64 kbyte * Dung lợng nhớ ROM bên lên đến kbyte * Dung lợng nhớ RAM bên đạt đến 256 byte Tập lệnh phong phú 2.1 Cấu trúc chung : 2.1.1 Sơ đồ khối : Sơ đồ khối tổng quát vi điều khiển 8051 đợc mô tả nh sau: Nguồn ngắt Điều khiển ngắt Đếm kiện Nguồn ngắt 4Kbyte Bộ nhớ chư ơng trình 128byte 2bộ đếm / định thời Bộ nhớ RAM CPU Bộ tạo dao Khối đ.khiển quản lý Bus Port Port Port Port Giao diện nối tiép động XTAL 1.2 |PSEN/ALE Đồ án môn học thiết kế hệ vi xử Cổng I/O Đchỉ thấp Dữ liệuđiều lý bít bit Cổng I/O Cổng I/O Đchỉ cao bit Dữđiện khiển động liệu bit Hình 2.1: Cấu trúc vi điều khiển 8051 Cổng I/O Các chức đắc biệt chiều Dữ liệu bit Chức khối : * Khối xử lý trung tâm CPU: Phần vi xử lý khối xử lý trung tâm (CPU=Central Processing Unit), khối có chứa thành phần : +Thanh ghi tích luỹ (ký hiệu A ); chia ; +Thanh ghi tích luỹ phụ (ký hiệu B ) thờng đợc dùng cho phép nhân phép +Khối logic số học (ALU=Arithmetic Logical Unit) ; +Từ trạng thái chơng trình (PSW= Program Status Word ); +Bốn băng ghi +Con trỏ ngăn xếp (SP=Stack Point) nh trỏ liệu để định địa cho nhớ liệu bên ngoài; Ngoài ra, khối xử lý trung tâm chứa: -Thanh ghi đếm chơng trình (PC= Progam Counter ); -Bộ giải mã lệnh; -Bộ điều khiển thời gian logic; Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều Sau đợc Reset, CPU bắt đầu làm việc địa 0000h, địa đầu đợc ghi ghi chứa chơng trình (PC) sau đó, ghi tăng lên đơn vị đến lệnh chơng trình *Bộ tạo dao động: Khối xử lý trung tâm nhận trực tiếp xung nhịp từ tạo dao động đợc lắp thêm vào, linh kiện phụ trợ khung dao động làm tụ gốm thạch anh Ngoài ra, đa tín hiệu giữ nhịp từ bên vào *Khối điều khiển ngắt: Chơng trình chạy cho dừng lại nhờ khối logic ngắt bên Các nguồn ngắt là: biến cố bên ngoài, tràn đếm/bộ định thời giao diện nối tiếp Tất ngắt đợc thiết lập chế độ làm việc thông qua hai ghi IE (Interrupt Enable) IP (Interrupt Priority) *Khối điều khiển quản lý Bus : Các khối vi điều khiển liên lạc với thông qua hệ thống Bus nội đợc điều khiển khối điều khiển quản lý Bus *Các đếm/định thời: Vi điều khiển 8051 có chứa hai đếm tiến 16 bit hoạt động nh định thời hay đếm kiện bên nh phát tốc độ Baud dùng cho giao diện nối tiếp Trạng thái tràn đếm đợc kiểm tra trực tiếp đợc xoá ngắt *Các cổng vào/ra: Vi điều khiển 8051 có bốn cổng vào/ra (P0 P3), cổng chứa bit, độc lập với Các cổng đợc sử dụng cho mục đích điều khiển đa dạng Ngoài chức chung, số cổng đảm nhận thêm số chức đặc biệt khác *Giao diện nối tiếp: Giao diện nối tiếp có chứa truyền nhận không đồng làm việc độc lập với Bằng cách đấu nối đệm thích hợp, ta hình thành cổng nối tiếp RS-232 đơn giản Tốc độ truyền qua cổng nối tiếp đặt đợc vùng rộng phụ thuộc vào định thời tần số dao động riêng thạch anh *Bộ nhớ chơng trình: Bộ nhớ chơng trình thờng nhớ ROM (Read Only Memory), nhớ chơng trình đợc sử dụng để cất giữ chơng trình điều khiển hoạt động vi điều khiển *Bộ nhớ số liệu: Bộ nhớ số liệu thờng nhớ RAM (Ramdom Acces Memory), nhớ số liệu dùng để cất giữ thông tin tạm thời trình vi điều khiển làm việc 2.1.2 Sự xếp chân vi điều khiển 8051: Phần lớn vi điều khiển 8051 đợc đóng vào vỏ theo kiểu hai hàng DIL(Dual In Line) với tổng số 40 chân ra, số lại đợc đóng vỏ theo kiểu hình vuông PLCC Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều (Plastic Leaded Chip Carrier) với 44 chân loại thờng đợc dùng cho hệ thống cần thiết phải tiết kiệm diện tích P1.0 P1.1 VCC + 5V P0.0 (A/D 0) P1.2 P0.1 (A/D 1) P1.3 P1.4 P0.2 (A/D 2) P1.5 P0.4 (/D 4) P1.6 P0.5 (A/D 5) P1.7 P0.3 (A/D 3) 8051 RST P0.6 (A/D 6) P0.7 (A/D 7) (RxD) P3.0 |EA (TxD) P3.1 ALE ( |INT0) P3.2 |PSEN ( |INT1) P3.3 P2.7 (A15) (T0) P3.4 P2.6 (A14) (T1) P3.5 P2.5 (A13) ( |WR) P3.6 P2.4 (A12) ( |RD) P3.7 P2.3 (A11) XTAL2 P2.2 (A10) XTAL2 P2.1 (A9) GND P2.0 (A8) Hình 2.2: Sơ đồ chân vi mạch 8051 DIL Bảng 2.1: Chức chân vi điều khiển 8051 Chân >8 10 >17 Ký hiệu P1.0 >P1.7 Reset P3.0 >P3.7 18 19 20 21 >28 XTAL2 XTAL1 Vss P2.0 >P2.7 29 |PSEN 30 ALE 31 |EA Chức Cổng giả hai hớng P1, tự sử dụng Lối vào Reset, hoạt động mức High(1) Cổng giả hai hớng P3, xếp tất đờng dẫn với chức đặc biệt Lối dao động thạch anh bên Lối vào dao động thạch anh bên Nối mát ( 0V ) Cổng giả hai hớng P2, chức đặc biệt đờng dẫn địa A8 A15 Progam Strobe Enable, xuất xung đọc dùng cho nhớ chơng trình bên Address Latch Enable, xuất xung điều khiển để lu trữ trung gian địa External Access, đợc nối với mát để làm việc Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều 32 >39 P1.0 >P1.7 40 Vdd với ROM ngoại vi Cổng hai hớng cực máng hở P0 hay Bus liệu hai hớng dùng cho ROM, RAM thiết bị ngoại vi đồng thời chuyển giao bit địa thấp Nguồn nuôi dơng ( +5V ) Các chân vi điều khiển 8051 gồm có: *EA: Đóng vai trò định xem vi điều khiển làm việc với chơng trình bên hay bên Với loại 8051 ROM chân phải đợc nối với mát Loại thông thờng làm việc tuỳ theo cách lựa chọn ROM hay ROM ngoài, chế độ làm việc với nhớ ROM trong, loại có chứa nhớ ROM truy nhập tự động lên nhớ chơng trình bên *Reset: Trạng thái Reset đợc thiết lập cách giữ tín hiệu Reset mức cao thời gian chu kỳ máy *ALE: Tín hiệu chốt bit địa thấp suốt trìng truy nhập nhớ mở rộng Thông thờng tín hiệu ALE đợc phát với tần số 1/6 tần số dao động thạch anh sử dụng với mục đích định thời gian xung nhịp đồng hồ Tuy nhiên, tín hiệu ALE bị bỏ qua trình truy nhập nhớ liệu *PSEN: Tín hiệu đọc nhớ chơng trình ngoài, vi điều khiển truy nhập nhớ chơng trình nội PSEN đợc đặt mức cao *XTAL1, XTAL2: Một tạo tín hiệu giữ nhịp với tần số đợc xác định cộng hởng thạch anh đợc lắp thêm vào, tần số xác định tốc độ làm vi điều khiển Thông thờng lệnh đợc thực 1/12 tần số dao động thạch anh Các đếm cố thể làm việc nhiều chế độ khác Khi hoạt động nh định thời, đếm nhận đợc xung từ chia trớc bên trong, chia tần số riêng cộng hởng thạch anh cho 12 Thay cho định thời 16 bit, đinh thời bit đợc tạo việc nạp tự động sau cấp nguồn, xung dẫn từ bên vào qua T0 T1 đợc đếm, xung có tần số cực đại 1/24 giá trị tần số cộng hởng thạch anh *P0 P3: Các công vào/ra Cổng P3 đảm nhận số chức đặc biệt vi điều khiển : Chân Ký hiệu Chức P3.0 RxD Nhận liệu vào nhớ qua cổng nối tiếp P3.1 TxD Truyền liệu vào nhớ qua cổng nối tiếp P3.2 |INT0 Ngắt P3.3 |INT1 P3.4 T0 Lối vào Timer P3.5 T1 Lối vào Timer P3.6 |WR Viết vào nhớ Ngắt 10 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều 0D6D5D4D3D2D1D0 1: Lập 0: Xoá Không dùng=000 Cửa CD3 D2 bit bit bit bit bit bit bit 70 0 0 1 1 1 1 D1 bit 0 1 1 d Ghép nối 8255A với VXL8051 + Với hệ thống đơn giản phối ghép trực tiếp 8255A với VXL Đầu vào /CS đợc nối vào /CSi giải mã địa 74LS138 (sẽ đề cập sau) + Các tín hiệu /RD, /WR 8255 đợc kết nối tơng ứng với tín hiệu điều khiển việc xuất/nhập liệu 8051 + Đầu vào Reset (chân 35) kết nối với chân Reset 8051 muốn 8255A Reset với hệ thống ấn nút reset để mức tích cực thấp + Hai tín hiệu vào địa A 1A0 đợc nối trực tiếp vào Bus địa hệ thống A 1A0 đợc giải mã bên mạch 8255A để chọn cửa vào/ra A, B, C CWR nh đề cập + Các chân số liệu 8255 kết nối trực tiếp vào Bus số liệu hệ thống mà không cần đệm trạng thái, thân cổng P0 8051 có đệm trạng thái e Ghép nối 8255A với thiết bị ngoại vi Phần ghép nối với thiết bị ngoại vi 8255A thông qua 24 đờng số liệu điều khiển cổng A, B, C Các đờng ghép nối đợc định nghĩa chơng trình nh giới thiệu Bằng cách chọn chế độ làm việc thích hợp xác vi mạch 8255A đáp ứng đợc nhu cầu ghép nối tinh vi 21 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều AD0-AD7 P1 Đệm BUS S/L 74245 D0-D7 PA A0 A1 P2 8051 A14 A15 ALE/P P3.0ữP3 Chốt Đ/C Thấp 74373 Giải mã đ/c (3/8) CS 8255A PB PC (P3.7) RD (P3.6 WR RD WR Thiết kế khối hiển thị Ta sử dụng LED để phụ vụ cho việc hiển thị giá trị nhiệt độ trung bình Để phối ghép VXL LED ta sử dụng thêm vi mạch SN7447 để giải mã BCD nét để điều khiển đèn hiển thị Điều khiển hiển thị số liệu đơn giản ta cung cấp nguồn liên tục cho LED đa số liệu ra, nhng cách tốn lợng số lợng LED sử dụng lớn Vì thực tế (áp dụng thiết kế) ta sử dụng nguyên lý hiển thị động làm việc theo nguyên tắc dồn kênh: Toàn đèn hiển thị dùng chung điều khiển SN7447 đèn LED không đợc thắp sáng liên tục mà sáng luân phiên theo chu kỳ định với thời gian sáng hợp lý (cỡ 20ms) công suất tiêu thụ nhờ giảm mà đạt đợc hiệu hiển thị Một cách thực nguyên tắc hiển thị chế độ động dồn kênh đợc thể dới hình vẽ dới đây: *Nguyên tắc hoạt động: Giá trị số cần hiển thị số đợc gửi đến cổng PB 8255A từ 8085 dới dạng mã BCD Từ số BCD đợc mạch SN7447 giải mã tạo tín hiệu điều khiển thích hợp đa đến chân katot a,b,c,d,e,f,g LED Mỗi giá trị cần hiển thị đợc đa đến cổng PB 2ms lần cho đèn Giá trị số nói đợc chữ số thập phân lại bit byte liệu từ 8051 đa đến cổng PA 8255A định Nh vậy, 2ms ta phải đa liệu PB, PA cho đợc giá trị số đèn Trong trờng hợp cần hiển thị giá trị nhiệt độ ta cần tới số,tức cần đèn LED thanh, ta phải 2.3=6ms số dãy đèn Sự sáng nhấp nháy đèn với chu kỳ 6ms mắt ng ời cảm nhận đợc nhấp nháy nó, ta cảm giác chúng sáng cách liên tục 22 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều PA A 8051 S/L PA 0PA PA PA 8255A S/L abcd ef g PB0ữP B7 7447 T L RB I BI +5V Nếu trờng hợp cần hiển thị nhiều LED theo nguyên tắc để tiết kiệm tài nguyên (các cổng 8255A) ta dùng mạch dồn kênh riêng làm thay nhiệm vụ PA Ví dụ nh sử dụng thêm mạch giải mã 74LS138 thực điều khiển đợc tối đa đèn Trong TH sử dụng hết cổng 8255A với bit thấp để đa só BCD điểu khiển SN7447, bit cao dùng điều khiển mạch giải mã +Sơ đồ đèn LED : +Trong đó: g f vcc a b chân vcc nối với nguồn 5(v) f chân GND nối với đát 0(v) chân a,b,c,d,e,f,g ,o nhận g LED 7S e tín hiệu ĐK để đk đèn LED tơng ứng d + Cấu trúc bên đèn LED e d c bao gồm diode phát quang GND +Với cấu trúc LED nh hình ta có bảng logic sau: a b c d e f g Số hiển thị 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 1 23 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều a b c 1 1 1 1 1 1 1 1 1 1 1 Các vi mạch phụ trợ khác a Mạch giải mã 74LS138: Nó bao gồm 14 chân, đó: Y0 ữ Y7 đờng địa chỉ, tích cực mức thấp A,B,C đờng địa vào , tích cực cao E1 ,E2 đầu vào cho phép làm viêc , tích cực mức thấp E3 đầu vào cho phép làm viêc , tích cực mức cao Ta có bảng chân chức 74LS138 nh sau: C B A X X X X X X 0 0 1 1 1 1 X X X 1 1 /E1 /E2 X X 0 0 0 0 E1 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1` 1 1 1 1 1 1 1 1 1 1 1 1 1 X X 0 0 0 0 b Vi mạch chốt 74LS373: Đây mạch có tác dụng chốt lại số liệu đầu vào có tín hiệu tích cực, đầu không bị biến đổi tín hiệu đầu vào Nó thay đổi tín hiệu chốt tích cực trở lại Bên vỏ có tín hiệu /OE cho phép hoạt động Khi có yêu cầu chốt chân LE đợc tích cực Trong ghép nối với 8051: + Chân /OE (số 1) 74LS373 đợc nối đất + Chân LE(số 11) 74LS373 đợc nối với chân ALE (số 30) 8051 24 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều III Sơ đồ thiết kế chi tiết Chơng 25 Đồ án môn học thiết kế hệ vi xử lý bít điều khiển động điện chiều Xây dựng phần mềm I)Giới thiệu chung thuật giải: Trớc hết ta xây dựng thuật toán để hiển thị tốc độ động chiều Ta dùng ENCORDER có độ phân giải 1200 xung/vòng để lấy tín hiệu vào chân Timer1.(chân T1).Timer1 có nhiệm vụ đếm xung nhận đợc từ Encorder Nút ấn Đảo Chiều đợc đặt vào chân ngắt vi điều khiển INT0 ,khi chân đợc kích hoạt trình phục vụ ngắt thực đảo chiều Nút ấn STOP Chân P1.7 đợc dùng để điều khiển đóng mở hai khoá T1,T3 điều khiển động quay thuận Chân P1.6 đợc dùng để điều khiển đóng mở hai khoá T2,T4 điều khiển động quay ngợc Chân P1.5 đợc dùng để hiển thị quay thuận(P1.5=1 động quay thuận) Chân P1.3 đợc dùng để hiển thị quay ngợc(P1.3=1 động quay ngợc) Nh phút mà Timer1 đếm đợc n xung tốc độ là:n/1200(vòng/phút) Vậy thời gian (1ph/1200=0.05s) Timer1 đếm đợc n/1200 xung tốc độ động tính theo vòng/phút Do thay hiển thị tốc độ động theo vòng/phút ta hiển thị số xung mà Timer đếm đợc thời gian 0.05s.Số xung đợc lu hai ghi TH1 TL1 Timer1 Vấn đề phải chuyển số 16 bít lu ghi TH1 TL1 số thập phân có chữ số Chúng ta xử lý nh sau: Số 16 bít viết dới dạng thập phân là: X= 256*(TH1)+(TL1) Ta kí hiệu [a] thơng phép chia a cho 10 Còn {a} số d phép chia a cho 10 Trớc hết ta xác định số d thơng phép chia (TL1) cho 10 :{TL1}và [TH1] Số d thơng phép chia (TH1) cho 10 là: {TH1} [TH1] Sau ta xác định đợcsố hàng đơn vị : thơng phép chia (6*{TH1}+{TL1}) cho 10 Sau xác định đợc số hàng đơn vị ta tìm đợc thơng : Y= 256*[TH1]+[TL1]+25*{TH1}+a Trong a thơng phép chia (6*{TH1}+{TL1}) Số hàng chục số d phép chia Y cho 10 số d phép chia A=(6*[TH1]+[TL1]+5*{TH1}+x) cho 10.Do A[...]... kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều 18 88 8F 8E 8D 8C 8B 8A 89 17 88 TCON Bank 2 87 Không đợc địa chỉ hoá bit PCON Bank 1 83 Không đợc địa chỉ hoá bit DPH 82 Không đợc địa chỉ hoá bit DPL 81 Không đợc địa chỉ hoá bit SP 10 0F 08 07 Bank thanh ghi 0 00 (Mặc định cho R0 -R7) 2.2.4 88 87 86 85 84 83 82 81 80 P0 Thanh ghi ghi chức năng đặc biệt (SFR= Special Function Registers): Vi điều. .. lập trình họ vi điều khiển 80 51 Tác giả:Nguyễn Tăng Cờng,Phan Quốc Thắng 2: Kĩ thuật vi xử lý Tác giả:Văn Thế Minh 3: Họ vi điều khiển 80 51 Tác giả Ngô Diên Tập 4: Kĩ thuật vi xử lý 34 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều Tác giả :Ngô Diên Tập 5: The 80 51 Cookbook for assembly and C Tác giả:Sencer Yeralan 35 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động... hình làm vi c cho các cổng đúng nh yêu cầu của ngời lập trình c.Từ điều khiển: Từ điều khiển là dữ liệu đợc gửi tới thanh ghi điều khiển (CWR) của 82 55 Giá trị của từ điều khiển sẽ xác định cấu hình làm vi c cho các cổng của 82 55A, đó là vi c lựa chọn chức 19 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều năng nhập hay xuất của các cổng Trong từ điều khiển có một bit để phân... Nếu D7=0 thì CWR là lệnh để lập/xoá bit của Port C Lệnh này cho phép lập/xoá bất kỳ bit nào của C một cách độc lập 20 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều 0D6D5D4D3D2D1D0 1: Lập 0: Xoá Không dùng=000 Cửa CD3 D2 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 70 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 D1 bit 0 0 1 0 1 0 1 0 1 d Ghép nối 82 55A với VXL8051 + Với hệ thống đơn giản có thể... nối với 80 51: + Chân /OE (số 1) của 74LS373 đợc nối đất + Chân LE(số 11) của 74LS373 đợc nối với chân ALE (số 30) của 80 51 24 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều III Sơ đồ thiết kế chi tiết Chơng 4 25 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều Xây dựng phần mềm I)Giới thiệu chung về thuật giải: Trớc hết ta xây dựng thuật toán để hiển... PA7): là các đờng xuất nhập có tên là cổng A Chân 18 ữ 25 (PB0 PB7): là các đờng nhập xuất có tên cổng B 17 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều Chân 10 ữ 13, 14 ữ 17 (PB0 PB7): là các đờng nhập xuất có tên cổng C Chân 27 ữ 34 (D0 D7): là các đờng dữ liệu (data) hoạt động hai chiều, dẫn tín hiệu điều khiển từ vi xử lý ra các thiết bị bên ngoài đồng thời nhận các. .. 1 1 Thanh ghi điều khiển Chân 26 (Vcc) : nguồn 5 VDC Chân 7 (GND) : GND 0 VDC b Cấu trúc bên trong và hoạt động của 82 55A Sơ đồ khối cấu trúc bên trong của vi mạch 82 55A 18 Đồ án môn học thiết kế hệ vi xử lý 8 bít điều khiển động cơ điện một chiều PA7 PA0 Điều khiển nhóm A Port A Port C D7 D0 (4 bit cao) Đệm bus dữ liệu Nhóm A Port C Điều khiển nhóm B RD\ WR\ CS\ A0 A1 Logic điều khiển ghi/đọc PC7... liệu: gồm 8 đờng dữ liệu (D0 - D7) Mã lệnh, các dữ liệu đều đợc truyền đi trên đờng này - Đờng địa chỉ: gồm 2 đờng (A0 A1) dùng để lựa chọn cổng hoặc thanh ghi điều khiển nh đã trình bày ở trên - Đờng điều khiển: gồm các đờng RD\, WR\, CS\, Reset dùng để điều khiển vi c hoạt động của 82 55A Để sử dụng các cổng làm công cụ giao tiếp, ngời sử dụng phải gửi từ điều khiển ra thanh ghi điều khiển để 82 55A định... Registers): Vi điều khiển 80 51 là một bộ vi điều khiển đa năng với nhiều chế độ hoạt động khác nhau đợc thiết lập thông qua các thanh ghi chức năng đặc biệt SFRs Các thanh ghi chức năng đặc biệt của vi điều khiển 80 51 gồm có: +P0, P1, P2, P3: Các cổng vào ra, mỗi bít ứng với 1 chân của vi điều khiển Các chân này hoạt động ở mức logic âm +SP (Stack Pointer): Đây là con trỏ ngăn xếp của vi điều khiển Thanh ghi... đồng thời nhận các dữ liệu từ các thiết bị điều khiển bên ngoài vào vi xử lý Chân 35 (Reset input): ngõ vào xóa, chân reset phải đợc nối với tín hiệu reset out của vi xử lý để không làm ảnh hớng đến mạch điều khiển Khi reset, các cổng của 82 55A là các ngõ vào, đồng thời tất cả các dữ liệu trên thanh ghi bên trong 82 55A đều bị xóa, 82 55A trở về trạng thái ban đầu săn sàng làm vi c Chân 6 (CS\): tín hiệu