TRƯỜNG CAO ĐẴNG KỸ THUẬT LÝ TỰ TRỌNG TP.HCM KHOA ĐIỆN TỬ ĐỒ ÁN MÔN HỌC KỸ THUẬT VI XỬ LÝ ĐỀ TÀI: ADC/DAC GVHD:BỐC MINH TRÍ NHÓM: NGUYỄN HUY HẢI PHAN THÁI HIỂN NGUYỄN MẠNH THƯỜNG LỚP : 12CĐ – ĐT2 TP.HỒ CHÍ MINH 5-2014 PHẦN I ADC 1.Khái niệm • Quá trình để chuyển hóa tín hiệu tương tự thành tín hiệu số,gọi số hóa.Và vi mạch điện tử thực chức số hóa gọi số hóa ADC (Analog Digital Converter) 2.Chức • Chuyển đổi tín hiệu tương tự sang tín hiệu số 3.Ứng dụng • Đo lường điều khiển…Các giá trị thông số tự nhiên thông thường tín hiệu tương tự vi điều khiển thiết bị số nên cần chuyển đổi 4.Sơ đồ khối Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện vào tương tự sau thời gian sinh mã đầu dạng số biểu diễn đầu vào tương tự Tiến trình biến đổi A/D thường phức tạp nhiều thời gian tiến trình chuyển đổi D/A Do có nhiều phương pháp khác để chuyển đổi từ tương tự sang số Hình vẽ 5.16 sơ đồ khối lớp ADC đơn giản Hoạt động lớp ADC thuộc loại sau: Xung lệnh START khởi đôïng hoạt động hêï thống Xung Clock định điều khiển liên tục chỉnh sửa số nhị phân lưu ghi Số nhị phân ghi DAC chuyển đổi thành mức điện tương tự VAX Bộ so sánh so sánh VAX với đầu vào trương tự VA Nếu VAX < VA đầu so sánh lên mức cao Nếu VAX > VA khoảng VT (điện ngưỡng), đầu dra so sánh xuống mức thấp ngừng tiến trình biến đổi số nhị phân ghi.Tại thời điểm VAX xấp xỉ VA.giá dtrị nhị phân ghi đại lượng số tương đương VAX đại lượng số tương đương VA, giới hạn độ phân giải độ xác hệ thống Logic điều khiển kích hoạt tín hiệu ECO chu kỳ chuyển đổi kết thúc Tiến trình có nhiều thay dổi số loại ADC khác, chủ yếu khác cách thức điều khiển sửa đổi số nhị phân ghi Các tiêu kỹ thuật chủ yếu ADC Độ phân giải Độ phân gải ADC biểu thị số bit tín hiệu số đầu Số lượng bit nhiều sai số lượng tử nhỏ, độ xác cao Dải động, điện trở đầu vào Mức logic tín hiệu số đầu khả chịu tải (nối vào đầu vào) Độ xác tương đối Nếu lý tưởng hóa tất điểm chuyển đổiphải nằm đường thẳng Độ xác tương đối sai dsố điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng Ngoài yêu cầu ADC không bị bit toàn phạm vi công tác Tốc độ chuyển đổi Tốc độ chuyển đổi xác định thời gian thời gian cần thiết hoàn thành lần chuyển đổi A/D Thời gian tính từ xuất tín hiệu điều khiển chuyển đổi đến tín hiệu số đầu ổn định Hệ số nhiệt độ Hệ số nhiệt độ biến thiên tương đối tín hiệu số đầu nhiệt độ biến đổi 10C phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi Tỉ số phụ thuộc công suất Giả sử điện áp tương tự đầu vào không đổi, nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu lớn tỉ số phụ thuộc nguồn lớn Công suất tiêu hao Mạch lấy mẫu nhớ mẫu Khi nối trực tiếp điện tương tự với đầu vào ADC, tiến trình biến đổi bị tác động ngược điện tương tự thay đổi tiến trình biến đổi Ta cải thiện tính ổn định tiến trình chuyển đổi cách sử dụng mạch lấy mẫu nhớ mẫu để ghi nhớ điện tương tự không đổi chu kỳ chuyển đổi diễn Hình 5.18 sơ đồ mạch lấy mẫu nhớ mẫu Hình 5.18 Khi đầu vào điều khiển = lúc chuyển mạch đóng mạch chế độ lấy mẫu Khi đầu vào điều khiển = lúc chuyển mạch hở mạch chế độ giữ mẫu Chuyển mạch đóng thời gian đủ dài để tụ Ch nạp đến giá trị dòng điện tín hiệu tương tự Ví dụ chuyển mạch đóng thời điểm t0 đầu A1 nạp nhanh tụ Chlên đến điện tương tự V0 chuyển mạch mở tụ Ch trì điện để đầu A2 cung cấp mức điện cho ADC Bộ khuếch đại đệm A2 đặt trở kháng cao đầu vào nhằm không xả điện tụ cách đáng kể thời gian chuyển đổi ADC ADC chủ yếu nhận đựơc điện DC vào, tức V0 Trong thực tế người ta sử dụng vi mạch LF198 (hình 5.19) mạch S/H tích hợp có thời gian thu nhận liệu tiêu biểu 4ms ứng với Ch = 1000pF, 20ms ứng với Ch = 0.01mF Tín hiệu máy tính sau mở chuyển mạch phép Ch trì giá trị cung cấp mức điện tương tự tương đối ổn định đầu A2 7.Các dạng mach ADC a ADC dạng sóng bậc thang + sơ đồ khối Phiên đơn giản lớp ADC hình 5.16 sử dụng đếm nhị phân làm ghi cho phép xung nhịp đẩy đếm tăng bước, VAX > VA Đây gọi ADC sóng dạng bậc thang, dạng sóng VAX có bậc lên Người ta gọi ADC loại đếm Hình 5.20 sơ đồ biểu diễn ADC dạng sóng bậc thang Các thành phần DAC dạng sóng bậc thang hình 5.20 gồm: đếm, DAC, so sánh tương tự, cổng NAND ngõ vào điều khiển Đầu so sánh dùng làm tín hiệu (End Of Conversion – kết thúc chuyển đổi) + Hoạt động ADC dạng sóng bậc thang Giả sử VA, tức mức điện cần chuyển đổi dương tiến trình hoạt động diển sau: Xung Khởi Động đưa vào để Reset đếm Mức cao xung Khởi Động cấm không cho xung nhịp qua cổng AND vào đếm Nếu đầu DAC toàn bit đầu DAC VAX = 0V Vì VA>VAX nên đầu so sánh lên mức cao Khi xung Khởi Động thấp cổng AND cho phép xung nhịp qua cổng vào đếm Khi giá trị đếm tăng lên đầu DAC VAX tăng lần bậc, minh họa hình 5.20 Tiến trình tiếp tục VAX lên đến bậc vượt VA khoảng VT Tại thời điểm ngõ so sánh thấp cấm không cho xung nhịp vào đếm nên đếm ngừng đếm Tiến trình chuyển đổi hoàn tất tín hiệu chuyển từ trạng thái cao xuống thấp nội dung đếm biểu thị dạng số điện áp tương tự vào VA Bộ đếm trì giá trị số xung Khởi Động vào bắt đầu tiến trình chuyển đổi + Độ phân giải độ xác ADC dạng sóng bậc thang Trong ADC dạng sóng bậc thang có nhiều yếu tố ảnh hưởng đến sai số trình chuyển đổi như: kích cở bậc thang, tức độ phân giải DAC cài đơn vị nhỏ Nếu giảm kích cở bậc thang ta hạn chế bớt sai số có khoảng cách chênh lệch đại lượng thức tế và giá trị gán cho Đây gọi sai số lượng tử Cũng DAC, độ xác không ảnh hưởng đến độ phân giải lại tùy thuộc vào độ xác linh kiện mạch như: so sánh, điện trở xác chuyển mạch dòng DAC, nguồn điện quy chiếu,…Mức sai số = 0.01% giá trị cực đại (đầy thang) cho biết kết từ ADC sai biệt khoảng thế, linh kiện không lý tưởng Ví dụ Giả sử ADC dạng sóng bậc thang hình 5.20 có thông số sau đây: tần số xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu cực đại = 10.23V đầu vào 10 bit Hãy xác định: a Giá trị số tương đương cho VA = 3.728V b Thời gian chuyển đổi c Độ phân giải chuyển đổi Bài giải: a DAC có đầu vào 10 bit đầu cực đại = 10.23V nên ta tính tổng số bậc thang có là: 210 – = 1023 Suy kích cở bậc thang là: Dựa thông số ta thấy VAX tăng theo bậc 10mV đếm đếm lên từ VA = 3.728, VT = 0.1mV nên VAX phải đạt từ 3.728 trở lên trước so sánh chuyển sang trạng thái mức thấp Như phải có số bậc: cuối tiến trình chuyển đổi, đếm trì số nhị phân tương đương 37310, tức 0101110101 Đây giá trị số tương đương VA = 3.728V ADC tạo nên b Muốn hoàn tất trình chuyển đổi đòi hỏi dạng sóng dbậc thang phải lên 373 bậc, có nghĩa 373 xung nhịp áp với tốc độ xung 1ms, tổng thời gian chuyển đổi 373ms c Độ phân giải ADC với kích thước bậc thang DAC tức 10mV Nếu tính theo tỉ lệ phần trăm +Thời gian chuyển đổi Thời gian chuyển đổi khoảng thời gian điểm cuối xung khởi động đến thời điểm kích hoạt đầu Bộ đếm bắt đầu đếm từ lên VAX vượt VA, thời điểm xuống mức thấp để kết thúc tiến trình chuyển đổi Như giá trị thời gian chuyển đổi tC phụ thuộc vào VA Thời gian chuyển đổi cực đại xảy VA nằm bậc thang cao Sao cho VAX phải tiến lên bậc cuối để kích hoạt Với chuyển đổi N bit, ta có: tC(max) = (2N – 1) chu kỳ xung nhịp ADC hình 5.20 có thời gian chuyển đổi cực đại tC(max) = (210 – 1)x1ms = 1023ms Đôi thời gian chuyển đổi trung bình quy định ½ thời gian chuyển đổi cực đại Với chuyển đổi dạng sóng bậc thang, ta có: Nhược điểm ADC dạng sóng bậc thang thời gian chuyển đổi tăng gấp đôi với bit thêm vào đếm Do ADC loại không thích hợp với ứng dụng đòi hỏi phải liên tục chuyển đổi tín hiệu tương tự thay đổi nhanh thành tín hiệu số Tuy nhiên với ứng dụng tốc độ chậm chất tương đối đơn giản ADC dạng sống bậc thang ưu điểm so với loại ADC khác + ADC liên tiếp - xấp xỉ Bộ chuyển đổi liên tiếp - xấp xỉ ( Successive Approximation Convetr-SAC) loại ADC thông dụng SAC có sơ đồ phức tạp nhiều so với ADC dạng sóng bậc thang Ngoài SAC có giá trị tC cố định, không phụ thuộc vào giá trị đầu vào tương tự Hình 5.21 cấu hình SAC, tương tự cấu hình ADC dạng sóng bậc thang Tuy nhiên SAC không sử dụng đếm cung cấp đầu vào cho DAC mà thay vào ghi Logic điều khiển sửa đổi nội dung lưu ghi theo bit dử liệu ghi biến thành giá trị số tương đương với đầu vào tương tự VA phạm vi độ phân giải chuyển đổi 10 Bảng 5.1 Đầu ứng với điều kiện đầu vào thích hợp 0V 5V Ví dụ 2: a Xác định trọng số bit đầu vào hình 5.2 b Thay đổi Rf thành 500W.Xác định đầu cực đại đầy thang Giải: a MSB chuyển với mức khuếch đại = nên trọng số đầu 5V Tương tự ta tính trọng số bit đầu vào sau: MSB # 5V MSB thứ # 2.5V (giảm 1/2) MSB thứ # 1.25V (giảm 1/4) MSB thứ (LSB) # 0.625V (giảm 1/8) b Nếu Rf = 500W giảm theo thừa số 2, nên trọng số đầu vào nhỏ lần so với giá trị tính Do đầu cực đại ( đầy thang) giảm theo thừa số, lại: -9.375/2 = -4.6875V 26 2.2 DAC R/2R ladder Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho bit vào Tuy nhiên có nhiều hạn chế thực tế Hạn chế lớn khoảng cách chênh lệch đáng kể giá trị điện trở LSB MSB, DAC có độ phân giải cao (nhiều bit) Ví dụ điện trở MSB = 1k DAC 12 bit, điện trở LSB có giá trị 2M Điều khó cho việc chế tạo IC có độ biến thiên rộng điện trở để trì tỷ lệ xác Để khắc phục nhược điểm này, người ta tìm mạch DAC đáp ứng yêu cầu mạch DAC mạng R/2R ladder Các điện trở mạch biến thiên khoảng từ đến Hình 5.4 mạch DAC R/2R ladder Từ hình 5.4 ta thấy cách xếp điện trở có hai giá trị sử dụng R 2R Dòng IOUT phụ thuộc vào vị trí chuyển mạch, đầu vào nhị phân B0B1B2B3chi phối trạng thái chuyển mạch Dòng IOUT phép chạy qua biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện VOUT Điện ngõ VOUT tính theo công thức: Với B giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15) 27 Ví dụ 3: Giả sử VREF = 5V DAC hình 5.4 Tính độ phân giải đầu cực đại DAC này? Giải Độ phân giải với trọng số LSB, ta xác định trọng số LSB cách gán B = 00012 = Theo công thức (5), ta có: Đầu cực đại xác định B = 11112 = 1510 Áp dụng công thức (5) ta có: 2.3 DAC với đầu dòng 28 Trong thiết bị kỹ thuật số đôi lúc đòi hỏi trình điều khiển dòng điện Do người ta tạo DAC với ngõ dòng để đáp ứng yêu cầu Hình 5.5 DAC với ngõ dòng tương tự tỷ lệ với đầu vào nhị phân Mạch DAC bit, có đường dẫn dòng song song đường có chuyển mạch điều khiển Trạng thái chuyển mạch bị chi phối mức logic đầu vào nhị phân Dòng chảy qua đường mức điện quy chiếu VREF giá trị điện trở đường dẫn định Giá trị điện trở có trọng số theo số 2, nên cường độ dòng điện có trọng số theo hệ số tổng cường độ dòng điện IOUT tổng dòng nhánh DAC với đầu dòng chuyển thành DAC có đầu điện cách dùng khuếch đại thuật toán (Op-Amp) hình 5.6 29 Ở hình IOUT từ DAC phải nối đến đầu vào “ – ” khuếch đại thuật toán Hồi tiếp âm khuếch đại thuật toán buộc dòng IOUT phải chạy qua RF tạo điện áp ngõ VOUT tính theo công thức: Do VOUT mức điện tương tự, tỷ lệ với đầu vào nhị phân DAC 2.4 DAC điện trở hình T Hình 5.7 sơ đồ DAC điện trở hình T bit Trong sơ đồ có hai loại điện trở R 2R mắc thành cực hình T nối dây chuyền Các S3, S2, S1, S0 chuyển mạch điện tử Mạch DAC dùng khuếch đại thuật toán (OpAmp) khuếch đại đảo VREF điện áp chuẩn làm tham khảo B3, B2, B1, B0 mã nhị phân bit Vo điện áp tương tự ngõ Ta thấy chuyển mạch chịu điểu khiển số nhị phân tương ứng với công tắc: Bi = công tắc Si đóng vào VREF, kho Bi = Si nối đất 30 Nguyên lý làm việc DAC đơn giản Người đọc giải thích hoạt động mạch dựa hình vẽ kiến thức học Chúng ta cần cho bit Bi logic ta tính VOUT sau dùng nguyên xếp chồng ta tính điện áp ra: Biểu thức (7) chứng tỏ biên độ điện áp tương tự đầu tỉ lệ thuận với giá trị tín hiệu số đầu vào Chúng ta thấy DAC điện trở hình T N bit điện áp tương tự đầu VOUT là: Sai Số Chuyển Đổi Đối với mạch DAC điện trở hình T sai số chuyển đổi nguyên nhân sau: K Sai lệch điện áp chuẩn tham chiếu VREF Từ công thức (8) ta tính sai số chuyển đổi DA riêng sai số lệch điện áp chuẩn tham chiếu VREF gây sau: 31 Biểu thức cho thấy sai số điện áp tương tự DVOUT tỉ lệ với sai lệch DVREF tỉ lệ thuận với giá trị tín hiệu số đầu vào K Sự trôi điểm khuếch đại thuật toán Sự trôi điểm khuếch đại thuật toán ảnh hưởng giá trị tín hiệu số biến đổi Sai số DVOUT trôi điểm không phụ thuộc giá trị tín hiệu số K Điện áp rơi điện trở tiếp xúc tiếp điểm chuyển mạch Các chuyển mạch lý tưởng, thực tế điện áp rơi nối thông mạch điện chuyển mạch tuyệt đối Vậy điện áp rơi đóng vai trò tín hiệu sai số đưa đến đầu vào mạng điện trở hình T K Sai số điện trở Sai số điện trở gây sai số phi tuyến Sai số điện trở không nhau, tác động gây sai số chuyển đổi DA điện trở khác vị trí khác Tốc độ chuyển đổi: DAC điện trở hình T công tác song song (các bit tín hiệu số đầu vào đưa vào song song) nên có tốc độ chuyển đổi cao Thời gian cần thiết cho lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt bit tín hiệu vào xa đến khuếch đại thuật toán thời gian cần thiết để khuếch đại thuật toán ổn định tín hiệu 2.Các dạng mach DAC Có nhiều phương pháp sơ đồ mạch giúp tạo DAC vận hành giới thiệu Sau số dạng mạch DAC giúp hiểu rõ sâu trình chuyển đổi từ số sang tương tự 2.1 DAC dùng điện trở có trọng số nhị phân khuếch đại cộng Hình 5.3 sơ đồ mạch mạch DAC bit dùng điện trở khuếch đại đảo Bốn đầu vào A, B, C, D có giá trị giả định 0V 5V 32 Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) dùng làm cộng đảo cho tổng trọng số bốn mức điện vào Ta thấy điện trở đầu vào giảm dần 1/2 lần điện trở trước Nghĩa đầu vào D (MSB) có RIN = 1k, khuếch đại cộng chuyển mức điện D mà không làm suy giảm (vì Rf = 1k) Đầu vào C có R = 2k, suy giảm 1/2, tương tự đầu vào B suy giảm 1/4 đầu vào A giảm 1/8 Do đầu khuếch đại tính biểu thức: dấu âm (-) biểu thị khuếch đại cộng khuếch đại cộng đảo Dấu âm không cần quan tâm Như ngõ khuếch đại cộng mức điện tương tự, biểu thị tổng trọng số đầu vào Dựa vào biểu thức (4) ta tính mức điện áp tương ứng với tổ hợp ngõ vào (bảng 5.1) Bảng 5.1 Đầu ứng với điều kiện đầu vào thích hợp 0V 5V 33 Độ phân giải mạch DAC hình 5.2 với trọng số LSB, nghĩa x 5V = 0.625V Nhìn vào bảng 5.1 ta thấy đầu tương tự tăng 0.625V số nhị phân đầu vào tăng lên bậc Ví dụ 2: a Xác định trọng số bit đầu vào hình 5.2 b Thay đổi Rf thành 500W.Xác định đầu cực đại đầy thang Giải: a MSB chuyển với mức khuếch đại = nên trọng số đầu 5V Tương tự ta tính trọng số bit đầu vào sau: MSB # 5V MSB thứ # 2.5V (giảm 1/2) MSB thứ # 1.25V (giảm 1/4) MSB thứ (LSB) # 0.625V (giảm 1/8) 34 b Nếu Rf = 500W giảm theo thừa số 2, nên trọng số đầu vào nhỏ lần so với giá trị tính Do đầu cực đại ( đầy thang) giảm theo thừa số, lại: -9.375/2 = -4.6875V 2.2 DAC R/2R ladder Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho bit vào Tuy nhiên có nhiều hạn chế thực tế Hạn chế lớn khoảng cách chênh lệch đáng kể giá trị điện trở LSB MSB, DAC có độ phân giải cao (nhiều bit) Ví dụ điện trở MSB = 1k DAC 12 bit, điện trở LSB có giá trị 2M Điều khó cho việc chế tạo IC có độ biến thiên rộng điện trở để trì tỷ lệ xác Để khắc phục nhược điểm này, người ta tìm mạch DAC đáp ứng yêu cầu mạch DAC mạng R/2R ladder Các điện trở mạch biến thiên khoảng từ đến Hình 5.4 mạch DAC R/2R ladder Từ hình 5.4 ta thấy cách xếp điện trở có hai giá trị sử dụng R 2R Dòng IOUT phụ thuộc vào vị trí chuyển mạch, đầu vào 35 nhị phân B0B1B2B3chi phối trạng thái chuyển mạch Dòng IOUT phép chạy qua biến đổi dòng thành điện (Op Amp) để biến dòng thành điện VOUT Điện ngõ VOUT tính theo công thức: Với B giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15) Ví dụ 3: Giả sử VREF = 5V DAC hình 5.4 Tính độ phân giải đầu cực đại DAC này? Giải Độ phân giải với trọng số LSB, ta xác định trọng số LSB cách gán B = 00012 = Theo công thức (5), ta có: Đầu cực đại xác định B = 11112 = 1510 Áp dụng công thức (5) ta có: 2.3 DAC với đầu dòng Trong thiết bị kỹ thuật số đôi lúc đòi hỏi trình điều khiển dòng điện Do người ta tạo DAC với ngõ dòng để đáp ứng yêu cầu Hình 5.5 DAC với ngõ dòng tương tự tỷ lệ với đầu vào nhị phân Mạch DAC bit, có đường dẫn dòng song song đường có chuyển mạch điều khiển Trạng thái chuyển mạch bị chi phối mức logic đầu vào nhị phân Dòng chảy qua đường mức điện quy chiếu VREF giá trị điện trở đường dẫn định Giá trị điện trở có trọng số theo số 2, nên cường độ dòng điện có trọng số theo hệ số tổng cường độ dòng điện IOUT tổng dòng nhánh 36 DAC với đầu dòng chuyển thành DAC có đầu điện cách dùng khuếch đại thuật toán (Op Amp) hình 5.6 37 Ở hình IOUT từ DAC phải nối đến đầu vào “ – ” khuếch đại thuật toán Hồi tiếp âm khuếch đại thuật toán buộc dòng IOUT phải chạy qua RF tạo điện áp ngõ VOUT tính theo công thức: Do VOUT mức điện tương tự, tỷ lệ với đầu vào nhị phân DAC 2.4 DAC điện trở hình T Hình 5.7 sơ đồ DAC điện trở hình T bit Trong sơ đồ có hai loại điện trở R 2R mắc thành cực hình T nối dây chuyền Các S3, S2, S1, S0 chuyển mạch điện tử Mạch DAC dùng khuếch đại thuật toán (Op Amp) khuếch đại đảo VREF điện áp chuẩn làm tham khảo B3, B2, B1, B0 mã nhị phân bit Vo điện áp tương tự ngõ Ta thấy chuyển mạch chịu điểu khiển số nhị phân tương ứng với công tắc: Bi = công tắc Si đóng vào VREF, kho Bi = Si nối đất 38 Nguyên lý làm việc DAC đơn giản Người đọc giải thích hoạt động mạch dựa hình vẽ kiến thức học Chúng ta cần cho bit Bi logic ta tính VOUT sau dùng nguyên xếp chồng ta tính điện áp ra: Biểu thức (7) chứng tỏ biên độ điện áp tương tự đầu tỉ lệ thuận với giá trị tín hiệu số đầu vào Chúng ta thấy DAC điện trở hình T N bit điện áp tương tự đầu VOUT là: Sai Số Chuyển Đổi Đối với mạch DAC điện trở hình T sai số chuyển đổi nguyên nhân sau: K Sai lệch điện áp chuẩn tham chiếu VREF Từ công thức (8) ta tính sai số chuyển đổi DA riêng sai số lệch điện áp chuẩn tham chiếu VREF gây sau: Biểu thức cho thấy sai số điện áp tương tự DVOUT tỉ lệ với sai lệch DVREF tỉ lệ thuận với giá trị tín hiệu số đầu vào K Sự trôi điểm khuếch đại thuật toán Sự trôi điểm khuếch đại thuật toán ảnh hưởng giá trị tín hiệu số biến đổi Sai số DVOUT trôi điểm không phụ thuộc giá trị tín hiệu số K Điện áp rơi điện trở tiếp xúc tiếp điểm chuyển mạch Các chuyển mạch lý tưởng, thực tế điện áp rơi nối thông mạch điện chuyển mạch tuyệt đối Vậy điện áp rơi đóng vai trò tín hiệu sai số đưa đến đầu vào mạng điện trở hình T K Sai số điện trở 39 Sai số điện trở gây sai số phi tuyến Sai số điện trở không nhau, tác động gây sai số chuyển đổi DA điện trở khác vị trí khác Tốc độ chuyển đổi: DAC điện trở hình T công tác song song (các bit tín hiệu số đầu vào đưa vào song song) nên có tốc độ chuyển đổi cao Thời gian cần thiết cho lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt bit tín hiệu vào xa đến khuếch đại thuật toán thời gian cần thiết để khuếch đại thuật toán ổn định tín hiệu 40 [...]... thay đổi ở VA Thời gian chuyển đổi chỉ phụ thuộc vào khoảng trể do truyền của bộ so sánh và bộ mã hóa Vì vậy mà ADC nhanh có thời gian chuyển đổi vô cùng ngắn Bảng 5.4 8.Một số loại IC ADC • • • • ADC 0801 ADC0 802 ADC 0803 ADC0 804 14 • ADC 0805 VD: Tìm hiểu về ICADC 0804 Các bộ chuyển đổi ADC thuộc những thiết bị được sử dụng rộng rãi nhất để thu dữ liệu Các máy tính số sử dụng các giá trị nhị phân,... sáng và nhiều đại lượng tự nhiên khác nhưng chúng đều cho ra các tín hiệu dạng dòng điện hoặc điên áp ở dạng liên tục Do vậy, ta cần một bộ chuyển đổi tương tự số sao cho bộ vi điều khiển có thể đọc được chúng Một chip ADC được sử dụng rộng rãi là ADC0 804 Hình dạng thực tế ADC0 804 15 Sơ đồ chân ADC0 804 Chip ADC0 804 là bộ chuyển đổi tương tự số thuộc họ ADC8 00 của hãng National Semiconductor Chip này... nghiệp…vvv 4.Sơ đồ khối 5.Độ phân giải DAC Độ phân giải (resolution) của bộ biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể xảy ra ở đầu ra tương tự bởi kết qua của một thay đổi ở đầu vào số Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thường ấn định độ phân giải của DAC ở dạng số bit DAC 10 bit có độ phân giải tinh hơn DAC 8 bit DAC có càng nhiều bit thì độ phân giải càng... chuyển đổi nhanh (flash converter) là ADC tốc độ cao nhất hiện nay có mặt trên thị trường, nhưng sơ đồ mạch phức tạp hơn các loại khác Ví dụ một ADC nhanh 6 bit đòi hỏi 63 bộ so sánh tương tự, còn ADC nhanh 8 bit thì con số này lên đến 255, 10 bit thì lên đến 1023 Như vậy số lượng bộ so sánh quá lớn đã giới hạn kích cỡ của ADC nhanh Hình 5.23 là sơ đồ của một ADC nhanh ADC nhanh ở hình 5.23 có độ phân giải... ADC. Thời gian chuyển đổi được định nghĩa là thời gian mà bộ ADC cần để chuyển một đầu vào tương tự thành một số nhị phân Đối với ADC0 804 thì thời gian chuyển đổi phụ thuộc vào tần số đồng hồ được cấp tới chân CLK và CLK IN và không bé hơn 110µs Các chân khác của ADC0 804 có chức năng như sau: - CS (Chip select): Chân số 1, là chân chọn chip, đầu vào tích cực mức thấp được sử dụng để kích hoạt Chip ADC0 804... chuyển đổi ADC Có rất nhiều phương pháp chuyển đổi ADC, tôi không có ý định giải thích cụ thể các nguyên lý chuyển đổi này trong bài học về AVR, tuy nhiên tôi sẽ giới thiệu một cách chuyển đổi rất cơ bản và phổ biến để các bạn phần nào nắm được cách mà một bộ ADC làm việc Phương pháp chuyển đổi mà tôi nói là phương pháp chuyển đổi trực tiếp (direct converting) hoặc flash ADC Các bộ chuyển đổi ADC theo... chuyển đổi của ADC 10 bit có dạng sóng bậc thang và SAC 10 bit Giả thiết cả hai đều áp dụng tần số xung nhịp 500kHz Giải Với ADC dạng sóng bậc thang, thời gian cực đại sẽ là: (2N – 1) x (1 chu kỳ xung nhịp) = 1023 x 2ms = 2046ms Với SAC, thời gian chuyển đổi luôn bằng 10 chu kỳ xung nhịp tức là 10 x 2ms = 20ms Vậy với SAC thì thời gian chuyển đổi nhanh gấp 100 lần ADC dạng sóng bậc thang 12 b ADC nhanh... Vo Flash ADC Hình 1.Mạch flash ADC với 4 bộ so sánh Bảng 1 Giá trị số ngõ ra sau khi giải mã PHẦN II DAC 1 Khái niệm Sau khi xử lý,tính toán tín hiệu tương tự đã số hóa,HTN sẽ đưa ra các giá trị và chuyển tới các thiết bị.Nếu các thiết bị chỉ nhận tín hiệu tương tự.cầ một quá trình 20 chuyển đổi giá trị số thành giá trị tương tự.Vi mạch thực hiện gọi là bộ chuyển đổi số ra tương tự gọi là DAC 2 Chức... được dùng báo cho ADC biết để bắt đầu quá trình chuyển đổi Nếu CS = 0 khi WR tạo ra xung cao 16 xuống thấp thì bộ ADC0 804 bắt đầu quá trình chuyển đổi giá trị đầu vào tương tự Vin thành số nhị phân 8 bit Khi việc chuyển đổi hoàn tất thì chân INTR được ADC hạ xuống thấp - CLK IN và CLK R: CLK IN (chân số 4), là chân vào nối tới đồng hồ ngoài được sử dụng để tạo thời gian Tuy nhiên ADC0 804 c ũng có một... cộng vào đầu ra DAC dự kiến trong tất cả các trường hợp Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V 1.4 THỜI GIAN ỔN ĐỊNH Thời gian ổn định (settling time) là thời gian cần thiết để đầu ra DAC đi từ zero đến