ĐẠI HỌC QUỐC GIA TP.HCM TRƢỜNG ĐẠI HỌC BÁCH KHOA CAO HỌC KHOA HỌC MÁY TÍNH ASSIGNMENT KIẾN TRÚC MÁY TÍNH NÂNG CAO TÌM HIỂU VỀ RISC vs CISC GVHD: Trần Ngọc Thịnh SVTH: Nguyễn Châu Kỳ Nguyễn Kim Lanh Lê Nguyên Khánh Đào Thị Thu Trang Huỳnh Anh Duy Nguyễn Đình Tân Anh TP HỒ CHÍ MINH, 09/2015 (1570215) (1570216) (1570009) (1570233) (1570205) (1570007) MỤC LỤC MỤC LỤC CHƢƠNG GIỚI THIỆU – CISC & RISC 1.1 Giới thiệu chung 1.2 Giới thiệu CISC 1.3 Giới thiệu RISC CHƢƠNG KIẾN TRÚC – CISC & RISC .6 2.1 Tổng quan 2.2 Kiến trúc CISC 2.3 Kiến trúc RISC 2.4 So sánh kiến trúc RISC vs CISC .10 CHƢƠNG ƢU ĐIỂM VÀ NHƢỢC ĐIỂM 14 3.1 Ƣu điểm 14 3.2 Nhƣợc điểm .14 CHƢƠNG TỔNG KẾT 16 4.1 Tổng kết 16 TÀI LIỆU THAM KHẢO 17 CHƢƠNG GIỚI THIỆU – CISC & RISC 1.1 Giới thiệu chung Bài tập lớn nhằm giúp hiểu rõ tất vấn đề liên quan đến thiết kế vi xử lý theo hƣớng CISC RISC Báo cáo gồm phần: Phần 1: Giới thiệu – CISC & RISC Phần 2: Kiến trúc – CISC & RISC Phần 3: Ƣu điểm nhƣợc điểm – CISC & RISC Phần 4: Tổng kết Và cuối nguồn tài liệu tham khảo 1.2 Giới thiệu CISC Những ngày đầu ngành công nghiệp máy tính, trình biên dịch chƣa xuất Công việc lập trình đƣợc thực ngôn ngữ máy (mã nhị phân) hợp ngữ Để việc lập trình đơn giản, VXL đƣợc thêm lệnh biểu diễn trực tiếp cấu trúc ngôn ngữ lập trình cấp cao Lúc thiết kế phần cứng dễ nhiều so với thiết kế trình dịch, phức tạp dồn vào phần cứng Một nguyên nhân khác thúc đẩy đời lệnh phức thiếu thốn nhớ Do nhớ nhỏ, có lợi nhiều tăng mật độ tập trung thông tin mã lệnh Khi mà byte nhớ đắt, nhớ toàn hệ thống thời kỳ vài KB, ngành công nghiệp VXL bị thúc đẩy phải mã hóa thật cao mã lệnh, mã lệnh có kích thƣớc thay đổi, lệnh thực nhiều phép toán lệnh vừa chuyển liệu vừa xử lý liệu Lúc việc đƣa lệnh nén thật tốt đƣợc ƣu tiên đƣa lệnh dễ giải mã Lúc nhớ đƣợc sản xuất công nghệ từ mà chậm Đây lý để tăng mật độ thông tin mã lệnh Một mã lệnh với nhiều thông tin giảm đƣợc nhiều lần phải truy xuất nguồn nhớ chậm chạp Những CPU thời kỳ chứa ghi lý sau:   Một bit CPU mắc nhiều so với bit nhớ Với công nghệ tích hợp thời kỳ muốn có thêm ghi bắt buộc phải có thêm vùng trống board chip Một lƣợng lớn ghi cần lƣợng lớn bit mã lệnh để xác định ghi Vì lý trên, nhà thiết kế VXL cố gắng để lệnh thực nhiều chức tốt Điều dẫn đến lệnh làm tất công việc nhƣ nạp số cần cộng, cộng chúng lại, cuối lƣu trở lại vào nhớ Cũng lệnh lại đọc số từ ghi số lại từ nhớ sau lƣu kết vào nhớ Khuynh hƣớng thiết kế VXL đƣợc gọi Complex Instruction Set Computer – CISC CISC (Complex Instruction Set Computer) đƣợc nghĩ từ năm 1960 Vào thời kỳ này, ngƣời ta nhận thấy chƣơng trình dịch khó dùng ghi, vi lệnh đƣợc thực nhanh lệnh cần thiết phải làm giảm độ dài chƣơng trình Các đặc tính nầy khiến ngƣời ta ƣu tiên chọn kiểu ô nhớ - ô nhớ ô nhớ - ghi, với lệnh phức tạp dùng nhiều kiểu định vị Điều dẫn tới việc lệnh có chiều dài thay đổi nhƣ dùng điều khiển vi chƣơng trình hiệu Bảng cho đặc tính vài máy CISC tiêu biểu Ta nhận thấy ba máy có điểm chung có nhiều lệnh, lệnh có chiều dài thay đổi Nhiều cách thực lệnh nhiều vi chƣơng trình đƣợc dùng Tiến lãnh vực mạch kết (IC) kỹ thuật dịch chƣơng trình làm cho nhận định trƣớc phải đƣợc xem xét lại, có khảo sát định lƣợng việc dùng tập lệnh máy CISC Bảng Đặc tính vài máy CISC Sau thời gian ngƣời ta nhận thấy nhiều tính VXL vốn đƣợc thiết kế nhằm giúp công việc lập trình trở nên dễ dàng lại thƣờng bị phần mềm bỏ sót Những tính thông thƣờng cần vài chu kỳ máy để thực thi Cộng thêm cách biệt hiệu suất CPU nhớ dẫn đến nhiều kỹ thuật nhằm tổ chức lại trình thực thi xử lý nhằm giảm bớt số lần truy xuất nhớ 1.3 Giới thiệu RISC Đến năm cuối thập niên 1970, nhà nghiên cứu IBM (và số dự án khác) chứng minh phần lớn phƣơng pháp đánh địa trực giao thƣờng bị chƣơng trình bỏ qua Đây kết không mong đợi sử dụng trình biên dịch cấp cao thay sử dụng hợp ngữ Các trình dịch thời điểm không đủ khả để tận dụng hết tính VXL CISC; chủ yếu khó khăn thiết kế trình dịch Trình biên dịch trở nên phổ biến tính lại bị bỏ quên Một nghiên cứu khác tính đƣợc dùng thực chúng đƣợc thực thi chậm nhóm lệnh thực tác vụ Đây giống nhƣ nghịch lý trình thiết kế VXL, ngƣời thiết kế đủ thời gian để tối ƣu cho tất lệnh, họ trọng đến lệnh thƣờng đƣợc sử dụng nhiều Cũng thời gian này, CPU bắt đầu hoạt động nhanh nhớ Thậm chí thập niên 1970, ngƣời ta cho điều tiếp tục không dƣới thập niên nữa, tới lúc CPU nhanh nhớ hàng chục tới hàng trăm lần Có lẽ đến lúc CPU cần thêm nhiều ghi (sau gọi cache) để hoạt động tốc độ cao Những ghi nhớ đệm cần khoảng trống bo mạch chip đƣợc tạo giảm phức tạp CPU Tới lúc này, phần đóng góp cho kiến trúc RISC đến từ thực tế đo đạc chƣơng trình giới thực Andrew Tanenbaum từ tổng kết nhiều đo đạc hầu hết CPU lúc đƣợc thiết kế thừa mức Ví dụ, ông cho 98% hoàn toàn biểu diễn 13 bit, CPU đƣợc thiết kế theo bội số thƣờng 8, 16 32 Do CPU cho phép đƣợc lƣu bit dƣ mã lệnh làm giảm nhiều lần truy xuất nhớ Thay phải đọc từ nhớ hay từ ghi, CPU cần, trình thực thi nhanh Tất nhiên điều lại yêu cầu mã lệnh phải thật nhỏ để lệnh 32 bit chứa đƣợc tƣơng đối lớn Những chƣơng trình thực tế thƣờng tốn phần lớn thời gian để thực số tác vụ đơn giản, số nhà nghiên cứu hƣớng tới việc tối ƣu hóa tác vụ Do xung nhịp (clock rate) CPU bị giới hạn thời gian thực lệnh chậm nhất, nên tối ƣu lệnh (có thể cách giảm số phƣơng pháp đánh địa mà hỗ trợ) khiến cho toàn tập lệnh đƣợc thực thi nhanh nhiều Mục tiêu RISC đơn giản hóa lệnh, để lệnh đƣợc thực thi chu kỳ máy Việc tập trung đơn giản hóa lệnh cho đời loại "Máy tính với tập lệnh đƣợc đơn giản hóa" - RISC Bảng Đặc tính vài máy RISC Điểm khác biệt thực RISC so với CISC nguyên tắc thực thứ ghi, đọc lƣu liệu vào ghi Do để tránh hiểu lầm nhiều nhà nghiên cứu thích dùng thuật ngữ load-store Qua thời gian, kỹ thuật thiết kế cũ đƣợc gọi CISC (Complex Instruction Set Computer – Máy tính với tập lệnh phức tạp), thuật ngữ thƣờng đƣợc dùng với mục đích so sánh Giờ để thực công việc, chƣơng trình đƣợc viết với lệnh đơn giản thay với lệnh phức tạp, tổng số lệnh phải đọc từ nhớ nhiều nhiều thời gian Tại thời điểm ngƣời ta chƣa biết khuyết điểm có đảm bảo ƣu việt hiệu suất RISC hay không, hầu nhƣ chiến dai dẳng khái niệm RISC CHƢƠNG KIẾN TRÚC – CISC & RISC 2.1 Tổng quan Hiệu suất máy tính vấn đề đƣợc quan tâm hàng đầu việc phát triển ngành công nghiệp máy tính Để có hiệu suất tốt, xử lý trung tâm (CPU Central Processing Unit) cần đƣợc thiết kế để tính toán, làm việc từ kiến trúc tập lệnh (ISA- Instruction Set Architecture) cách hiệu Hiệu suất máy tính đƣợc đo thông qua thời gian chạy chƣơng trình Dựa vào biểu thức trên, thấy để tăng hiệu suất máy tính (giảm thời gian thực thi chƣơng trình) có cách thực hiện: • Giảm số câu lệnh chƣơng trình Điều đƣợc thực cách thiết kế tập lệnh cho lệnh thực thi đƣợc tính toán phức tạp, hƣớng tiếp cận kiến trúc CISC CISC có khả thực việc thực thi phép toán chế độ địa (addressing mode) tính toán nhiều bƣớc tập lệnh Đây thiết kế CPU mà câu lệnh thực nhiều phép toán mức độ thấp nhƣ lƣu trữ vào nhớ, phép toán số học lấy liệu từ nhớ Intel 80486 đƣợc thiết kế theo cách • Giảm chu kì (cycle) thực thi lệnh: lệnh máy đƣợc tối giản, thực công việc đơn giản để không tiêu tốn nhiều chu kì, kiến trúc RISC RISC chiến lƣợc thiết kế CPU dựa nhận thức đơn giản hóa tập lệnh cho hiệu suất cao kết hợp với kiến trúc vi xử có khả thực câu lệnh chu kì Đa số xử lý đƣợc thiết kế theo mô hình Phần giới thiệu chi tiết kiến trúc CISC RISC 2.2 Kiến trúc CISC Hƣớng tiếp cận mô hình CISC cố gắng giảm thiểu số lƣợng câu lệnh chƣơng trình, hy sinh số chu kỳ câu lệnh, điều dễ hiểu câu lệnh xử lý phức tạp tốc độ thực thi câu lệnh lâu Những máy tính dựa kiến trúc CISC đƣợc thiết kế để giảm chi phí nhớ Trong nhiều thập kỉ trƣớc đây, mà chi phí nhớ đắt đỏ, sử dụng câu lệnh đơn giản không gian lƣu trữ chƣơng trình nhớ nhiều hơn, tăng chi phí nhớ Để giải vấn đề này, số lƣợng câu lệnh chƣơng trình đƣợc giảm cách gom số lệnh đơn giản vào câu lệnh nhất, làm cho câu lệnh phức tạp hơn, bù lại giảm thiểu đƣợc chi phi nhớ Một lợi ích kiến trúc CISC giúp cho trình biên dịch không cần phải thiết kế lệnh cụ thể, có câu lệnh phức tạp ĐẶC ĐIỂM CỦA KIẾN TRÚC CISC - Việc giải mã câu lệnh phức tạp - Một lệnh đƣợc yêu cầu hỗ trợ nhiều chế độ địa - Không gian chip nhỏ đủ cho ghi mục đích chung câu lệnh đƣợc tính toán trực tiếp vào nhớ - Các thiết kế CISC khác thiết lập hai ghi đặc biệt cho trỏ ngăn xếp (stack pointer), xử lý ngắt (interupt), Các phần cứng sử dụng kiến trúc CISC: IBM System/360 (S / 360) - mainframe đại gia đình máy tính IBM, đƣợc công bố vào ngày 07 tháng năm 1964 VAX 11/780 - thiết kế CISC xử lý 32-bit hỗ trợ nhiều chế độ địa (addressing mode) lệnh máy, sản phẩm Digital Equipment Corporation Intel 80486 - đƣợc đƣa năm 1989 xử lý CISC, câu lệnh có độ dài biến đổi có tổng cộng 235 câu lệnh 2.3 Kiến trúc RISC RISC (Reduced Instruction Set Computer) đƣợc sử dụng thiết bị cầm tay hiệu lƣợng Ví dụ, Apple iPod Nintendo DS RISC loại kiến trúc vi xử lý sử dụng tối ƣu hóa cao tập lệnh RISC làm điều ngƣợc lại, giảm chu kỳ tập lệnh chi phí số tập lệnh chƣơng trình Pipelining tính độc đáo RISC Nó đƣợc thực cách lồng ghép việc thực số tập lệnh mẫu pipeline Nó có lợi hiệu suất cao so với CISC Bộ vi xử lý RISC gồm tập lệnh đơn giản đƣợc thực chu kỳ đồng hồ (clock cycel) RISC có ƣu điểm tốn câu lệnh, giảm dung lƣợng lƣu trữ RAM, giúp trình biên dịch xử lý câu lệnh phức tạp ĐẶC ĐIỂM KIẾN TRÚC RISC - Tập lệnh đơn giản đƣợc sử dụng kiến trúc RISC - RISC giúp đỡ hỗ trợ số kiểu liệu đơn giản tổng hợp loại - liệu phức tạp RISC sử dụng phƣơng thức giải đơn giản cố định chiều dài tập - lệnh để pipelining RISC cho phép ghi sử dụng hoàn - cảnh Tốn chu kỳ thời gian thực thi Số lƣợng công việc mà máy tính thực đƣợc giảm cách chia cho tập lệnh "LOAD" “STORE" RISC chứa với số lƣợng lớn ghi để ngăn chặn số lƣợng khác tƣơng tác với nhớ Trong RISC, Pipelining dễ dàng nhƣ việc thực tất lệnh đƣợc thực khoảng thời gian thống Ví dụ: lần click chuột Trong RISC, RAM đƣợc yêu cần nhiều cần thiết để lƣu trữ hƣớng dẫn cấp lắp ráp Giảm tập lệnh cần transitor bán dẫn RISC RISC sử dụng mô hình nhớ Harvard (Harvard Kiến trúc) Một trình biên dịch đƣợc sử dụng để thực hoạt động chuyển đổi tức để chuyển đổi tập lệnh ngôn ngữ cấp cao vào mã hình thức 2.4 So sánh kiến trúc RISC vs CISC Điểm khác biệt hai kiến trúc số lƣợng lệnh (instructions) độ phƣc tạp 10 Thiết kế CISC liên quan đến kiến trúc phức tạp, bao gồm số lƣợng lớn tập lệnh kiểu địa chỉ, thiết kế RISC liên quan đến tập lệnh đƣợc đơn giản hóa biến đổi theo yêu cầu thực tế chƣơng trình ngƣời dùng Phép nhân hai số nhớ: phần trình bày khác biệt RISC CISC qua ví dụ cụ thể: Giản đồ giới thiệu mô hình nhớ máy tính phổ thông Bộ nhớ đƣợc chia thành vùng, đƣợc đánh số từ row_1 : column_1 đến row_5 : column_4 Dữ liệu đƣợc nạp (load) vào ghi Đơn vị thực thi có trách nhiệm thực tính toán Tuy nhiên, đơn vị thực thi thực với liệu đƣợc nạp vào ghi Bài toán đạt tình kết phép nhân hai số, số đƣợc lƣu vị trí 2:3 số đƣợc lƣu 5:2, sau lƣu kết lại vào 2:3 11 a) Phƣơng pháp tiếp cận CISC Mục đích kĩ thuật CISC hoàn thành công việc với số lƣợng dòng assembly Điều thành công việc xây dựng xử lý phần cứng có khả hiểu thực chuỗi phép toán Bài toán hoàn thành lệnh: MULT 2:3, 5:2 Khi thực thi, lệnh nạp hai số vào hai ghi riêng biệt, nhân hai toán hạng đơn vị thực thi, sau lƣu kết vào ghi thích hợp Lệnh MULT đƣợc gọi tập lệnh phức tạp (complex instruction) Nó chạy trực tiếp nhớ máy tính không yêu cầu ngƣời lập trình phải gọi lệnh nạp hay lƣu trữ hết, gần giống nhƣ câu lệnh ngôn ngữ lập trình cấp cao Cụ thể, biến a biểu diễn giá trị 2:3 biến b biểu diễn cho 5:2, câu lệnh C tƣơng đƣơng a = a * b Lợi ích hệ thống trình biên dịch cần làm để dịch từ ngôn ngữ cấp cao sang assembly, code tƣơng đối ngắn, RAM cần để lƣu trữ tập lệnh Do bất dùng để xậy dựng tập lệnh phức tạp trực tiếp phần cứng b) Phƣơng pháp tiếp cận RISC Bộ xử lý RISC dùng lệnh đơn giản đƣợc thực thi trong clock cycle Nhƣ vậy, lệnh “MULT” mô tả đƣợc chi thành ba lệnh: LOAD – chuyển liệu từ nhớ vào ghi PROD – tìm tích toán hạng đƣợc lƣu ghi STORE – chuyển liệu từ ghi vào nhớ Để thực toán đặt ra, cần thực dòng hợp ngữ: LOAD A, 2:3 LOAD B, 5:2 PROD A, B STORE 2:3, A Đầu tiên, phƣơng pháp hiệu việc thực phép tính, cần nhiều dòng code hơn, nhiều RAM cần để lƣu lệnh assembly Trình biên dịch cần thực hiên nhiều để dịch từ ngôn ngữ cấp cao sang assembly 12 Tuy nhiên, lệnh yêu cầu clock cycle để thực thi, toàn chƣơng trình đƣợc thực thi với lƣợng thời gian xấp xỉ với multi-cycle MULT CISC RISC “reduced instructions” yêu cầu transistors phần cứng hơn, dành nhiều chỗ cho nhiều ghi dùng chung Việc tách riêng hai lệnh LOAD STORE thực giảm công việc mà máy tính cần làm Sau lệnh MULT CISC đƣợc thực thi, xử lý tự động xóa ghi Nếu toán hạng cần dùng cho tính toán khác, xử lý cần nạp lại toán hạng xuống ghi Nhƣng RISC, toán hạng ghi ghi giá trị khác đƣợc nạp vào ghi 13 CHƢƠNG ƢU ĐIỂM VÀ NHƢỢC ĐIỂM 3.1 Ƣu điểm a) CISC: - Microprogramming ngôn ngữ assembly đơn giản để thực thi, tốn bao bọc đơn vị điều khiển - Microprogramming dễ dàng lệnh cho phép ngƣời thiết kế phát triển máy CISC nhanh chóng phù hợp - Mỗi lệnh đƣợc hoàn thành tốt hơn, lệnh cần dùng để thực công việc đƣợc đƣa b) RISC: - Có tập lệnh, nên trình biên dịch ngôn ngữ cấp cao có tạo code hiệu - Cho phép sử dụng tự khoảng trống vi xử lý (microprocessor) tính đơn giản - Nhiều điều khiển dùng ghi để truyền đối số giữ biến local - Các hàm RISC dùng tham số, xử lý RISC dùng lệnh gọi, nữa, dùng lệnh có chiều dài cố định dễ dàng dùng pipeline - Cần số lƣợng định dạng, lệnh kiểu địa 3.2 Nhƣợc điểm a) CISC: - Hiệu suất máy tính giảm số lƣợng clock time lệnh không giống - Chỉ khoảng 20% lệnh thƣờng đƣợc dùng - Conditional code đƣợc cài đặt lệnh CISC ảnh hƣởng đến lệnh cần thời gian co việc cài đặt này, lệnh thay đổi bit điều kiện (conditional code bits), trình biên dịch cần kiểm tra bit điều kiện trƣớc 14 b) RISC: - Gần nhƣ hiệu suất xử lý RISC phụ thuộc vào ngƣời lập trình trình biên dịch, kiến thức compiler đóng vai trò quan trọng việc đổi từ CISC code sang RISC code - Trong xếp lại CISC code sang RISC code, kích thƣớc code tăng lên đáng kể Và chất lƣợng code mở rộng lại phụ thuộc vào compiler, tập lệnh máy - 1st level cache xử lý RISC nhƣợc điểm Bộ xử lý có đệm chip Để cung cấp cho lệnh, đòi hỏi cần có hệ thống nhớ thật nhanh 15 CHƢƠNG TỔNG KẾT 4.1 Tổng kết Bảng tóm tắt số điểm khác biệt RISC CISC CISC Nhấn mạnh phần cứng RISC Nhấn mạnh phần mềm Cycles per second (clock rate) cao, kích Cycles per second (clock rate) thấp, kích thƣớc code nhỏ thƣớc code lớn Transistors đƣợc dùng để lƣu trữ Nhiều transistors đƣợc dùng cho tập lệnh phức tạp ghi nhớ Memory-to-memory: LOAD STORE Register-to-register: LOAD STORE đƣợc thực từ lệnh lệnh độc lập Multi-clock, lệnh phức tạp Single-clock, đơn giản hóa lệnh Kiến trúc RISC CISC đƣợc phát triển nhƣ thử nghiệm để bao phủ khoảng cách ngữ nghĩa (semantic gap): Figure Semantic Gap Mới mục đích tăng hiệu suất phát triển phần mềm, nhiều ngôn ngữ trừu tƣợng, súc tích bậc cao nhƣ C, C++, Java… đƣợc xây dựng Với phát triển khoảng cách ngữ nghĩa tăng lên Để biên dịch hiệu ngôn từ cấp cao, CISC RISC hai lựa chọn 16 TÀI LIỆU THAM KHẢO [1] Trang web: https://vi.wikipedia.org/wiki/RISC [2] Document: http://cse.hcmut.edu.vn/~tnthinh/ACA/RISCvsCISCstill.doc [3] Document: http://cse.hcmut.edu.vn/~tnthinh/ACA/PostRISC.pdf [4] Document: http://cse.hcmut.edu.vn/~tnthinh/ACA/RISC_IBM.pdf 17 [...]... dẫn trong RISC RISC sử dụng mô hình bộ nhớ Harvard (Harvard Kiến trúc) Một trình biên dịch đƣợc sử dụng để thực hiện các hoạt động chuyển đổi tức là để chuyển đổi một tập lệnh ngôn ngữ cấp cao vào mã hình thức của nó 2.4 So sánh kiến trúc RISC vs CISC Điểm khác biệt chính của hai kiến trúc này là số lƣợng lệnh (instructions) và độ phƣc tạp của nó 10 Thiết kế CISC liên quan đến những kiến trúc rất phức... ĐIỂM KIẾN TRÚC RISC - Tập lệnh đơn giản đƣợc sử dụng trong kiến trúc RISC - RISC giúp đỡ và hỗ trợ một số kiểu dữ liệu đơn giản và tổng hợp các loại dữ - liệu phức tạp RISC sử dụng các phƣơng thức giải quyết đơn giản và cố định chiều dài tập - lệnh để pipelining RISC cho phép bất kỳ thanh ghi nào cũng có thể sử dụng trong bất kỳ hoàn - cảnh nào Tốn một chu kỳ thời gian thực thi Số lƣợng công việc mà máy. .. lại CISC code sang RISC code, kích thƣớc code sẽ tăng lên đáng kể Và chất lƣợng của code mở rộng sẽ lại phụ thuộc vào compiler, và tập lệnh của máy - 1st level cache của bộ xử lý RISC là một nhƣợc điểm Bộ xử lý có đệm trên chính chip của nó Để cung cấp cho các lệnh, đòi hỏi cần có hệ thống bộ nhớ thật nhanh 15 CHƢƠNG 4 TỔNG KẾT 4.1 Tổng kết Bảng tóm tắt một số điểm khác biệt chính giữa RISC và CISC CISC... hóa các lệnh Kiến trúc RISC và CISC đƣợc phát triển nhƣ một thử nghiệm để bao phủ khoảng cách ngữ nghĩa (semantic gap): Figure 2 Semantic Gap Mới mục đích tăng hiệu suất phát triển phần mềm, rất nhiều những ngôn ngữ trừu tƣợng, súc tích bậc cao nhƣ C, C++, Java… đã đƣợc xây dựng Với sự phát triển đó khoảng cách về ngữ nghĩa cũng tăng lên Để biên dịch hiệu quả các ngôn từ cấp cao, CISC và RISC là hai... lệnh LOAD và STORE thực ra giảm công việc mà máy tính cần làm Sau khi lệnh MULT trong CISC đƣợc thực thi, bộ xử lý tự động xóa thanh ghi Nếu một toán hạng cần dùng cho một tính toán khác, bộ xử lý cần nạp lại toán hạng đó xuống thanh ghi Nhƣng trong RISC, toán hạng vẫn còn trên thanh ghi cho tới ghi một giá trị khác đƣợc nạp vào thanh ghi đó 13 CHƢƠNG 3 ƢU ĐIỂM VÀ NHƢỢC ĐIỂM 3.1 Ƣu điểm a) CISC: - Microprogramming... vi xử lý (microprocessor) vì tính đơn giản của nó - Nhiều bộ điều khiển dùng thanh ghi để truyền đối số và giữ các biến local - Các hàm trong RISC chỉ dùng ít tham số, bộ xử lý RISC không thể dùng các lệnh gọi, và hơn nữa, dùng lệnh có chiều dài cố định dễ dàng dùng pipeline - Cần rất ít số lƣợng định dạng, lệnh và kiểu địa chỉ 3.2 Nhƣợc điểm a) CISC: - Hiệu suất của máy tính giảm do số lƣợng clock... trúc rất phức tạp, bao gồm số lƣợng lớn tập lệnh và kiểu địa chỉ, trong khi thiết kế RISC liên quan đến những tập lệnh đƣợc đơn giản hóa và biến đổi theo yêu cầu thực tế của chƣơng trình ngƣời dùng Phép nhân hai số trong bộ nhớ: phần này trình bày sự khác biệt cơ bản giữa RISC và CISC qua ví dụ cụ thể: Giản đồ trên giới thiệu mô hình bộ nhớ của một máy tính phổ thông Bộ nhớ chính đƣợc chia thành các... cài đặt bởi lệnh CISC ảnh hƣởng đến các lệnh cần thời gian co việc cài đặt này, và lệnh tiếp theo thay đổi các bit điều kiện (conditional code bits), do đó trình biên dịch cần kiểm tra bit điều kiện trƣớc 14 b) RISC: - Gần nhƣ hiệu suất của bộ xử lý RISC phụ thuộc vào ngƣời lập trình hoặc trình biên dịch, kiến thức về compiler đóng vai trò quan trọng trong việc đổi từ CISC code sang RISC code - Trong... phần cứng có khả năng hiểu và thực hiện một chuỗi các phép toán Bài toán trên có thể hoàn thành chỉ bằng 1 lệnh: MULT 2:3, 5:2 Khi thực thi, lệnh này sẽ nạp hai số vào hai thanh ghi riêng biệt, nhân hai toán hạng trong đơn vị thực thi, sau đó lƣu kết quả vào thanh ghi thích hợp Lệnh MULT đƣợc gọi là tập lệnh phức tạp (complex instruction) Nó chạy trực tiếp trên bộ nhớ của máy tính và không yêu cầu ngƣời... Dữ liệu đƣợc nạp (load) vào các thanh ghi Đơn vị thực thi có trách nhiệm thực hiện mọi tính toán Tuy nhiên, đơn vị thực thi chỉ có thể thực hiện với các dữ liệu đƣợc nạp vào các thanh ghi Bài toán đạt ra tình kết quả phép nhân hai số, một số đƣợc lƣu ở vị trí 2:3 và một số đƣợc lƣu ở 5:2, sau đó lƣu kết quả lại vào 2:3 11 a) Phƣơng pháp tiếp cận CISC Mục đích chính của kĩ thuật CISC là hoàn thành công ... – CISC & RISC 1.1 Giới thiệu chung 1.2 Giới thiệu CISC 1.3 Giới thiệu RISC CHƢƠNG KIẾN TRÚC – CISC & RISC .6 2.1 Tổng quan 2.2 Kiến trúc. .. suất RISC hay không, hầu nhƣ chiến dai dẳng khái niệm RISC CHƢƠNG KIẾN TRÚC – CISC & RISC 2.1 Tổng quan Hiệu suất máy tính vấn đề đƣợc quan tâm hàng đầu việc phát triển ngành công nghiệp máy tính. .. giới thiệu chi tiết kiến trúc CISC RISC 2.2 Kiến trúc CISC Hƣớng tiếp cận mô hình CISC cố gắng giảm thiểu số lƣợng câu lệnh chƣơng trình, hy sinh số chu kỳ câu lệnh, điều dễ hiểu câu lệnh xử lý