B CễNG THNG TRNG I HC CễNG NGHIP H NI KHOA : IN T N MễN HC ti: Thit k b o tn s hin th bng led on GVHD : Nguyn Anh Dng Sinh viờn thc hin : Nguyn Xuõn Chin Nguyn Ngc Huy Nguyn Quang Vng LI NểI U Trng H cụng nghipH Ni tin thõn l trng cao ng cụng nghip H Ni c hỡnh thnh v phỏt trin vi mt b dy lch s, l cỏi nụi o to cụng nhõn k thut cao Cựng vi s phỏt trin v i lờn ca nh trng, khoa in t -T ng húa mc dự l mt khoa mi c thnh lp nhng ó úng gúp khụng nh vo thnh cụng ca nh trng Trong thi i ngy t nc ta ang trờn ng hi nhp quc t c bit l hi nhpWTO t nc ta ang trờn phỏt trin mnh m bt kp th gii chỳng ta phi thc hin chớnh sỏch i tt ún u Nh chỳng ta ó bit th k 21 l th k ca cụng ngh thụng tin v t ng húa c hai ngnh ny u liờn quan mt thit n in t Ngnh cụng nghip in t ang phỏt trin rt mnh m trờn th gii nhng nc cụng nghip phỏt trin , nc ta in t l mt ngnh thc s l mi m nhng c nh nc quan tõm c bit Ti trng H cụng nghip H Ni, khoa in t- T ng húa t chc o to ba ngnh: in t cụng nghip , in t vin thụng, in t mỏy tớnh Vi iu Khin l mụn hc trc thuc b mụn in t cụng nghip, TBKCN ó v ang dn c s húa c s phõn cụng v hng dn ca thy Nguyn Anh Dng, nhúm em ó nghiờn cu ti ny Mc dự c gng rõt nhiu vic tỡm hiu ti liu v c s hng dn nhit tỡnh ca thy giỏo nhng cũn nhiu hn ch nờn khụng trỏnh nhng thiu sút v ti liu, v ngụn ng, cỏch trỡnh by Chỳng em rt mong c thụng cm v gúp ý ca thy Cui cựng chỳng em xin chõn thnh cm n! H Ni Ngy: 1/2/2010 nhúm sinh viờn: Nguyn xuõn chin Nguyn ngc huy Nguyn Quang Vng I.Giới thiệu tổng quan họ 8051 Vi iu khin 8051 Mô t phn cng Vi iu khin 8051 mt nhng h vi iu khin 8bit thông dng nht th gii Vi iu khin c ch to ln u tiên bi hãng Intel, sau ó c hãng khác ch to di dng dn xut khác Các dn xut u có chung mt kin trúc ging vi vi iu khin 8051 kinh in Thêm vào o, tùy theo tng loi mà chip dn xut c tích hp thêm ngoi vi khác (nh ADC, SPI, EEPROM, capture/compare channels), tính nng cng c nâng cao phù hp vi ng dng ngày phc Trc ht xin gii thiu mt s tớnh nng ca h vi iu khin 8051 (lu ý l nhng tớnh nng ny l ca vi iu khin 8051 kinh in): - CPU 8bit c thit k ti u cho cỏc ng dng iu khin - Co cac kh nng x lý bit logic - Khụng gian b nh chng trỡnh 64Kbyte - Khụng gian b nh d liu 64 Kbyte - Tớch hp 4Kbyte b nh chng trình chip - Tớch hp 128byte b nh RAM trờn chip - Có 32 ng vào/ra chiu cú th nh a ch n tng bit - Tớch hp 02 timer 16bit - Tớch hp UART song song - Cu trỳc ngt vi 06 ngun/05 vector 02 mc u tiờn khỏc - Tớch hp mch b dao ng trờn chip Vi điều khiển đợc giới thiệu đợc sản xuất theo công nghệ CMOS Một số loại vi điều khiển thông dụng thuộc họ 8051 kể nh: AT89C2051( 20 chân), AT89C4051( 20 chân), AT89C51( 40 chân), AT89C52 ( 40 chân), AT89S51( 40 chân), AT89S52( 40 chân), AT89S53( 40 chân) Sau sơ đồ khối tổng quan 8051 I-Cấu trúc phần cứng họ 8051( AT 89S52) Sơ đồ chân AT 89S52 Bộ vi điều khiển AT89S52 gồm khối chức sau đây: CPU( Central Processing Unit) bao gồm: - Thanh ghi tích luỹ A - Thanh ghi tích luỹ phụ B, dùng cho phép nhân phép chia - Đơn vị logic học( ALU: Arithmetic Logical Unit) - Từ trạng thái chơng trình( PSW: Progam Status Word) - Bốn băng ghi - Con trỏ ngăn xếp Bộ nhớ chơng trình( Bộ nhớ ROM) gồm 8Kb Flash Bộ nhớ liệu( Bô nhớ RAM) gồm 256 bytes Bộ UART( Universal Ansynchronous Receiver and Tranmitter) làm chức truyền nhận nối tiếp, nhờ khối này, AT89S52 giao tiếp với máy tính qua cổng COM Timer /Counter 16 bít thực chức định thời đếm kiện WDM( Watch Dog Timer) đợc dùng để phục hồi lại hoạt động CPU bị treo nguyên nhân WDM AT89S52 gồm Timer 14 bít, Timer bít, ghi WDTPRG( WDT programable) điều khiển Timer bit ghi chớc WDTRST( WDM register) Bình thờng WDT không hoạt động( bị cấm), phép WDT, giá trị 1EH E1H cần phải đợc ghi liên tiếp vào ghi WDTRST Timer 14 bit WDT đếm tăng dần sau chu kỳ đồng hồ giá trị 16383 xảy tràn Khi xảy tràn, chân RTS đợc đặt mức cao thời gian 96.Tosc (Tossc=1/Fosc) AT89S52 đợc reset Khi WDT hoạt động, ngoại trừ reset phần cứng reset WDT tràn cách cấm đợc WDT, sử dụng WDT đoạn mã chơng trình phải đợc đặt khe thời gian từ lần WDT đợc khởi tạo lại Hình: Sơ đồ khối vi điều khiển 89S52 II- Sơ đồ chân chức Port 0(P0.0-P0.7 hay từ chân 32 đến chân 39): Gồm chân, chức xuất nhập ra, Port Bus đa hợp liệu địa chỉ( AD0-AD7), chức đợc sử dụng AT89S52 giao tiếp với thiết bị có kiến trúc Bus Port 1( P1.0-P1,7 hay từ chân đến chân 8) : Có chức xuất nhập theo bit byte Ngoài ra, chân P1.5, P1.6, P1.7 đợc dùng để nạp ROM theo chuẩn ISP, chân P1.0 P1.1 đợc dùng cho Timer Port 2( P2.0- P2.7 hay từ chân 21 đến chân 28): Là port có công dụng kép: đờng xuất nhập byte cao bus địa thiết kế dùng nhớ mở rộng 4 Port 3( P3.0- P3.7 hay từ chân 10 đến chân 17): Mỗi chân port chức xuất nhập có chức riêng: Bit Tên Chức P3.0 RXD Dữ liệu nhận cho port nối tiếp P3.1 TXD Dữ liệu phát cho port nối tiếp P3.2 INT0 Ngắt bên P3.3 INT1 Ngắt bên P3.4 T0 Ngõ vào Timer/Counter P3.5 T1 Ngõ vào Timer/Counter P3.6 WR Xung ghi nhớ liệu bên P3.7 RD Xung đọc nhớ liệu bên RST( Reset- chân 9): Mức tích cực chân mức 1, để reset ta phải đa mức 1(5V) đến chân với thời gian tối thiểu chu kỳ máy( tơng đơng 2uS thạch anh 12MHz Trạng thái ghi reset, reset trạng thái ghi không thay đổi Cỏc ngừ vo b dao ng Xtal1, Xtal2: B to dao ng c tớch hp bờn 89S52 Khi s dng 89S52, ngi ta ch cn ni thờm t thch anh v cỏc t Tn s t thch anh thng l 12 Mhz24Mhz EA( External Access): EA thờng đợc mắc lên mức cao(+5V) mức thấp( GND) Nếu mức cao, vi điều khiển thi hành chơng trình từ ROM nội Nếu mức thấp, chơng trinh đợc thi hành từ nhớ mở rộng ALE( Address Latch Enable): ALE tín hiệu để chốt địa vào ghi bên nửa đầu chu kỳ nhớ Sau đờng port dùng để xuất nhập liệu nửa chu kỳ sau nhớ 9 PSEN( Program Store Enable): PSEN điều khiển phép nhớ chơng trình mở rộng trờng đợc nối đến chân /OE ( Output Enable) EPROM phép đọc bytes mã lệnh PSEN mức thấp thừi gian đọc lệnh Các mã nhị phân chơng trình đợc đọc từ EPROM qua Bus đợc chốt vào ghi lệnh vi điều khiển để giải mã lệnh Khi thi hành chơng trình ROM nội, PSEN mức thụ động( mức cao) 10 Vcc, GND: AT89S52 dùng nguồn chiều có dải điện áp từ 4V-5.5V đợc cấp qua chân 40(+) chân 20(-) II : NI DUNG: bi v yờu cu: Thit k b o tn s hin th bng led on yờu cu:tn s o c hin th trờn led on sai s cho phộp :+ - 5% H thng cú chuyn mch e o di tn s khỏc m bo chớnh xỏc (di t 10 Hz ộn 100 Hz; di t 100Hz dn 500 Hz,di t 1Khz n 5khz; H thng cú km theo mt b tao xung vi cỏc tn s tng ng vi di tren nôi ni dung: Vi yờu cu ca bi toỏn ta pha dung mt mch to xung dung ic 555 to tn s ng vi di trờn , xung ny thụng qua cụng tc SW3 (t õy ta cú th chn xung m ta cn o ) c a vo chõn s 14 ca ic 89s52 Sau qua b s lý tớn hiu xut led la giỏ tri ca tn s m ta cn o Ngoi cỏc nỳt bm SW1,SW2 dựng chuyn mch cú th o di tn s khỏc III: S NGUYấN Lí: IV S MCH IN: V LINH KIN S DNG TRONG MCH Khi iu khin trung tõm : Vi iu khin 89S52 (1 con) Mch to xung: IC 555 Transistor A1015 ( con) in tr 1K,10K.T 10uF Led on (4 con) VI :M NGUN CHNG TRèNH #include #include sbit LED1 = P1^0; sbit LED2 = P1^1; sbit LED3 = P1^2; sbit LED4 = P1^3; #define P7S P0 sbit SW1 = P1^4; sbit SW3 = P1^5; sbit SW2 = P1^6; unsigned int dem,dem1,i,n,j,et1; unsigned int ng,tr,ch,dv,dp; unsigned char ma_bcd[11] = {0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0xff}; // Common Anode // unsigned char ma_bcd[10] = {0x0A,0xFA,0x4C,0x68,0xB8,0x29,0x09,0x7A,0x08,0x28}; // Common Anode void couter_t0(void) interrupt { et1 ++; if (et1 > 10000) { TR0 = 0; et1 = 0; dem1 = TH0; dem1 500)dem = 501; ng = 10; tr = (dem/100)%10; ch = (dem%100)/10; dv = dem%10; } else if(SW3 == 0) // 1k-5k { if(dem > 5000)dem = 5001; ng = (dem/1000)%10; tr = (dem/100)%10; ch = (dem%100)/10; dv = dem%10; } } } void delay(unsigned int d) { for(i=0;i[...]... Program scan four led 7seg data output P1 void scan_7seg(void) { LED1 = LED2 = LED3 = LED4 = 1; P7S = 0xff; for(i=0;i ... four led 7seg data output P1 void scan_7seg(void) { LED1 = LED2 = LED3 = LED4 = 1; P7S = 0xff; for(i=0;i