MC LC i MỤC LỤC Trang MỤC LỤC i DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT iii DANH MỤC CÁC BẢNG iv DANH MỤC CÁC HÌNH ẢNH, ĐỒ THỊ v GIỚI THIỆU CHUNG 1 1 TỔNG QUAN 8 1.1 Khái quát về câu chuyện graphene 8 1.2 Một số kiến thức nền tảng 12 1.2.1 Lai hóa sp 2 và các kiểu liên kết σ và π 12 1.2.2 Cấu trúc mạng tinh thể graphene 13 1.2.3 Các tính chất đối xứng của mạng tinh thể graphene 15 1.2.4 Cấu trúc vùng năng lượng của điện tử 15 1.2.5 Hệ thức tán sắc của các trạng thái năng lượng thấp - mô hình Dirac 18 1.2.6 Hàm sóng của các trạng thái kích thích năng lượng thấp 20 1.2.7 Mật độ trạng thái điện tử 21 1.2.8 Bài toán về cấu trúc vùng năng lượng điện tử c ủa dải nano graphene (graphene nanoribbons) 22 1.2.8.1 Dải nano graphene biên zigzag 23 1.2.8.2 Dải nano graphene biên armchair (tay vịn) 25 1.2.8.3 Gói (package) phần mềm mô phỏng về cấu trúc vùng năng lượng điện tử của các dải nano graphene 28 1.3 Ứng dụng của graphene trong các ứng dụng điện tử và quang điện tử 30 2 CẤU TRÚC ĐIỆN TỬ VÀ TÍNH CHẤT QUANG CỦA SIÊU MẠNG GRAPHENE 38 2.1 Giới thiệu 38 2.2 Mô hình lý thuyết và phương pháp tính 41 2.2.1 Tính toán cấu trúc vùng năng lượng 41 2.2.2 Tính toán đặc trưng hấp thụ quang 45 2.3 Kết quả và thảo luận 52 2.3.1 Tính chất điện tử của GSLs: sự định xứ kỳ lạ của một số trạng thái điện tử 52 2.3.2 Tính chất quang của cấu trúc GSLs: sự suy giảm độ dẫn quang trong miền năng lượng photon (0,U b ) và sự phụ thuộc vào trạng thái phân cực của photon 61 2.4 Kết luận chương 67 ii MC LC 3 SỰ TRUYỀN DẪN ĐIỆN TỬ QUA BỀ MẶT TIẾP XÚC KIM LOẠI-GRAPHENE 69 3.1 Giới thiệu 69 3.2 Mô hình lý thuyết và tính toán 72 3.3 Kết quả và thảo luận 76 3.4 Kết luận chương 80 4 MÔ PHỎNG LINH KIỆN GFETs 81 4.1 Giới thiệu 81 4.2 Cấu trúc linh kiện, mô hình và phương pháp mô phỏng 81 4.2.1 Cấu trúc GFETs nghiên cứu 81 4.2.2 Phương pháp mô phỏng 83 4.2.2.1 Packages OPEDEVS: Module GFET 83 4.2.2.2 Kiến thức nền tảng của module GFETs 83 4.2.2.3 Phát triển module GFETs cho đối tượng nghiên cứu 89 4.3 Kết quả và thảo luận 92 4.3.1 Thế năng tĩnh điện và phân bố hạt tải 92 4.3.2 Đặc trưng truyền dẫn của GFETs 95 4.4 Kết luận chương 100 KẾT LUẬN VÀ KIẾN NGHỊ 101 TÀI LIỆU THAM KHẢO 103 DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN 113 PHỤ LỤC 114 Phụ lục 1. Bảng ma trận Hamiltonian của GSLs 114 Phụ lục 2. Bảng ma trận vận tốc của GSLs 116 Phụ lục 3. Cách sử dụng module GFETs 120 DANH MC CÁC KÝ HIU VÀ CH VIT TT iii DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT 1. GSLs : Siêu mng graphene (Graphene superlatices) 2. GFETs : Transistor hiu ng trng kênh dn làm bng vt liu graphene (Graphene-based Field-Effect Transistors) 3. MOSFET : Kim loi-Oxit-Bán dn transistor hiu ng trng silicon (Metal- Oxide-Semiconductor Field-Effect Transistors) 4. NEGF : Hàm Green không cân bng (Non-Equilibrium Green's Functions) iv DANH MC CÁC BNG DANH MỤC CÁC BẢNG Trang Bảng 3.1. Giá trị ước tính cho các thông số mô hình và điện trở suất/độ dẫn điện của một vài tổ hợp M-G 77 Bảng 4.1 Số liệu dòng cực tiểu và dòng cực đại cho các mẫu GFETs cho trên Hình 4.9 97 DANH MC CÁC HÌNH NH,  TH v DANH MỤC CÁC HÌNH ẢNH, ĐỒ THỊ Trang Hình M. 1 Một số cấu hình của cacbon 2 Hình M. 2 A. Geim, cha đẻ của graphene. 3 Hình 1.1 Hiệu ứng trường trong vài lớp graphene [69]. 9 Hình 1.2 Quan sát thực nghiệm của hiệu ứng Hall lượng tử dị thường ở graphene [70] 9 Hình 1.3 Ảnh TEM độ phân giải cao của một mẫu graphene [52] 12 Hình 1.4 Sự lai hóa sp 2 trong graphene; (a) Sự hình thành lai hóa orbital nguyên tử, (b) Cấu trúc orbital sau khi lai hóa. Orbital π (hồng) vuông góc với mặt phẳng chứa ba orbital σ (vàng cam)[53]. 13 Hình 1.5 Liên kết σ và liên kết π trong graphene; (a) Mô hình liên kết σ, (b) Mô hình liên kết π, (c) Liên kết σ trong graphene, các orbital σ đều nằm trong mặt phẳng mạng, (d) Liên kết π trong graphene, các orbital π vuông góc với mặt phẳng mạng [54] 13 Hình 1.6 Mô hình mạng tinh thể graphene 14 Hình 1.7 Cấu trúc mạng đảo của graphene và vùng Brillouin 14 Hình 1.8 Sự đối xứng mạng tinh thể graphene 15 Hình 1.9 Liên kết lân cận trong mạng tinh thể graphene 16 Hình 1.10 Cấu trúc vùng năng lượng của graphene trong vùng Brillouin I; a) Đồ thị trong không gian 3 chiều, b) Đồ thị contour chiếu lên mặt phẳng (k x ,k y ), c) Đồ thị đi theo các hướng đặc biệt. 18 Hình 1.11 Hàm mật độ trạng thái của điện tử 22 Hình 1.12 Dải nano graphene biên zigzag 23 Hình 1.13 Dải nano graphene biên armchair 25 Hình 1.14 Giao diện packages tính toán cấu trúc vùng năng lượng điện tử của dải nano graphene 28 Hình 1.15 Kết quả hiển thị của packages với các đầu vào tương ứng: a) mono layer biên zigzag, b) mono layer biên armchair, c) bilayer biên zigzag, d) bilayer biên armchair 29 Hình 1.16 Chức năng vẽ lại mẫu graphene đã tính toán 29 Hình 1.17 Một cấu trúc transistor hiệu ứng trường thông thường (MOSFET) [34] 30 Hình 1.18 Một số mô hình linh kiện graphene đầu tiên [34] 31 Hình 1.19 Đặc trưng truyền dẫn của MOSFET điển hình dùng graphene kích thước lớn [34]. MOSFET 1 ứng với trường hợp sử dụng graphene từ phương pháp bóc tách hay mọc trên kim loại, MOSFET 2 ứng với trường vi DANH MC CÁC HÌNH NH,  TH hợp sử dụng graphene từ phương pháp epitaxy 32 Hình 1.20 Đặc tuyến Von-Ampe của MOSFET graphene [116]. (a): MOSFET 1 sử dụng graphene từ phương pháp bóc tách, (c): MOSFET 2 sử dụng graphene từ phương pháp epytaxy 33 Hình 1.21 Mô hình linh kiện GFETs trong nghiên cứu mô phỏng của nhóm J. Chauhan [68] 34 Hình 1.22 Quy trình chế tạo GFETs với điện cực cổng làm bằng dây nano GaN [82]. Hình f) minh họa sự hình thành lớp tiếp xúc Schottky giữa bề mặt tiếp xúc grapheme-GaN. 36 Hình 2.1 Hình ảnh mô tả một cấu trúc GSLs. a) Minh họa cấu trúc GSLs, b) Hình dạng của hàm thế tĩnh điện gây ra bởi các điện cực và hình dạng của các ô cơ sở của A-GSL và Z-GSL trong một chu kỳ thế, c) vùng Brillouin thứ nhất của A-GSL với hai điểm K 40 Hình 2.2 Ô đơn vị trong cấu trúc GSLs, a) A-GSLs, b) Z-GSLs 41 Hình 2.3 Vùng Brillouin I của cấu trúc GSLs, a) A-GSLs, b)Z-GSLs 53 Hình 2.4 Toàn bộ cấu trúc vùng năng lượng của một mẫu GSLs. a) A- GSLs, b) Z-GSLs, c) phần phóng to lân cận điểm K của A-GSLs, d) phần phóng to lân cân điểm K của Z-GSLs 54 Hình 2.5 Cấu trúc vùng năng lượng của A-GSLs với N = 2N 1 = 30, a) U b = 0 eV, b) U b = U 0 , c) U b = 2U 0 , d) U b = 3U 0 55 Hình 2.6 Cấu trúc vùng năng lượng của Z-GSLs với N = 2N 1 = 40, a) U b = 0 eV, b) U b = 2U 0 , c) U b = 4U 0 , d) U b = 6U 0 55 Hình 2.7 Biểu đồ xác suất tìm thấy điện tử p z trong một chu kỳ của hàm thế, mật độ xác xuất P n (k y ,x) với k x = 0 và n = 1, 2, 3 và 4 57 Hình 2.8 Kiểm tra hàm sóng của GSLs tại các vùng khác nhau tương ứng với các chỉ số về vector sóng và mức năng lượng khác nhau 57 Hình 2.9 Sự thay đổi của đường cong tán sắc, a) dọc theo phương k y , b) dọc theo phương k x , minh họa việc ghim lại của một số mặt năng lượng trong A-GSLs 58 Hình 2.10 Minh họa sự hình thành của các hình nón Dirac trong cấu trúc điện tử của A-GSLs 59 Hình 2.11 Mật độ trạng thái của các điện tử p z trong GSLs. Hình nhỏ là thu nhỏ của DOS trong vùng năng lượng cỡ 1 eV cho thấy rằng với nhiều đỉnh của DOS trong trường hợp GSLs là sự phản ánh của các đặc tính topo của các bề mặt năng lượng trong phạm vi năng lượng của sự thay đổi của thế năng 60 Hình 2.12 Độ dẫn quang của GSLs và graphene 62 Hình 2.13 Sự suy giảm độ dẫn quang của graphene bị "pha tạp" trong phạm vi năng lượng photon (0, 2E F ), vơi E F là năng lượng Fermi. Sơ đồ minh họa cơ chế ngăn chặn quá trình chuyển ngoại dải của điện tử có tên gọi là khóa Pauli. 63 Hình 2.14 So sánh các phần tử của ma trận chuyển quang của graphene (các đường cong màu đỏ) và GSLs 64 DANH MC CÁC HÌNH NH,  TH vii Hình 2.15 Phân tích đóng góp của quá trình chuyển quang từ các vùng năng lượng khác nhau trong vùng hóa trị nhảy lên vùng dẫn vào độ dẫn quang tổng cộng 65 Hình 2.16 Minh chứng cho sự chuyển mức nổi trội của các điện tử p z từ vùng hóa trị lên vùng dẫn 66 Hình 2.17 Sơ đồ minh họa một mô hình hiệu dụng giải thích các hành vi của độ dẫn quang của GSLs 67 Hình 3.1 Phương pháp đo để đánh giá ảnh hưởng kim loại lên graphene của nhóm Huard 70 Hình 3.2 Xem xét điện trở tiếp xúc M-G theo kiểu lớp chuyển tiếp n-p 71 Hình 3.3 Cấu trúc kim loại - graphene - kim loại (M-G-M) 72 Hình 3.4 Graphene tiếp xúc bề mặt với mặt (1 1 1) của kim loại mạng lập phương tâm mặt với ô đơn vị của graphene chứa 2 nguyên tử (Cu-FCC) 74 Hình 3.5 Graphene tiếp xúc bề mặt với mặt (1 1 1) của kim loại mạng lập phương tâm mặt với ô đơn vị của graphene chứa 8 nguyên tử (Ag, Al, Ir, Pt, Au-FCC) 74 Hình 3.6 Graphene tiếp xúc bề mặt với mặt (0 0 0 1)của kim loại mạng lục giác xếp chặt với ô đơn vị của graphene chứa 2 nguyên tử (Co-HPC) 74 Hình 3.7 Graphene tiếp xúc bề mặt với mặt (0 0 0 1)của kim loại mạng lục giác xếp chặt với ô đơn vị của graphene chứa 8 nguyên tử (Cd, Ru, Ti- HPC) 74 Hình 3.8 Cấu trúc vùng điện tử và pz-DOS (a, b) của tổ hợp G-Cu và, (c, d) tổ hợp G-Ti, tính bằng cách sử dụng code VASP4.6 (đường cong màu xanh) và mô hình đề xuất (đường cong màu đỏ) 76 Hình 3.9 Đặc trưng von-ampe của tổ hợp (a, f) Cu-G-Cu, (b, g) Au-G-Au, (c, h) Pt-G-Pt, (d, i) Pd-G-Pd, và (e, j) Ti-G-Ti. Năm đồ thị trên là kết quả của việc tính toán bằng việc sử dụng các giá trị của z ps t và z pd t cho trong Bảng 3.1 và năm đồ thị bên dưới là tính bằng việc sử dụng các giá trị nhỏ hơn một bậc 78 Hình 3.10 Hình ảnh của xác suất truyền qua như là một hàm của vector sóng k và năng lượng E với các giá trị khác nhau của điện áp của hai tổ hợp: Cu-G-Cu (bốn hình trên) và Pd-G-Pd (bốn hình dưới) 79 Hình 4.1 Mặt cắt ngang sơ đồ nguyên lý của mô hình GFETs nghiên cứu 82 Hình 4.2 Dạng linh kiện GFETs cụ thể trong gói OPEDEVS do TS. Đỗ Vân Nam phát triển 89 Hình 4.3 Sơ đồ thuật toán của quá trình giải hai phương trình (4.6) và (4.7) 90 Hình 4.4 Miền không gian linh kiện GFETs nghiên cứu 90 Hình 4.5 Thế năng tĩnh điện và mật độ hạt tải của cấu trúc GFETs có chiều dài kênh dẫn L c = 60nm,   G-M Re Σ =-0.1eVvà V DS = 0.0V 93 Hình 4.6 Thế năng tĩnh điện và mật độ hạt tải của cấu trúc GFETs có viii DANH MC CÁC HÌNH NH,  TH chiều dài kênh dẫn L c = 60nm,   G-M Re Σ =-0.1eVvà V DS = 0.2V 94 Hình 4.7 Độ dẫn G của một số mẫu GFETs phụ thuộc vào V GS với hai trường hợp khác nhau của   G-M Re Σ liên quan đến ảnh hưởng của điện cực kim loại 95 Hình 4.8 Độ dẫn G thực nghiệm trong nghiên cứu của nhóm Lei Liao với L c = 50-100nm 95 Hình 4.9 Đặc trưng I DS -V GS của một số mẫu GFETs 97 Hình 4.10 Đặc trưng I DS -V GS theo đo đạc thực nghiệm của nhóm Lei Liao với L c = 50-100nm 97 Hình 4.11 Đặc trưng I DS -V DS của một mẫu GFETs với L C = 40nm tại một số giá trị V GS , a) kết quả tính toán, b) kết quả thực nghiệm của nhóm Lei Liao 98 Hình 4.12 Độ dẫn G của một mẫu GFETs phụ thuộc vào V GS với sự ảnh hưởng của phần ảo  G-M =Im Σ liên quan đến ảnh hưởng của điện cực kim loại 99 Hình 4.13 Đặc trưng I DS -V GS của một mẫu GFETs với sự ảnh hưởng của phần ảo  G-M =Im Σ liên quan đến ảnh hưởng của điện cực kim loại 99 Hình 4.14 Quy trình thực hiện của module GFET trong packages OPEDEVS 120 Hình 4.15 Một ví dụ về cấu trúc hình học của một linh kiện GFETs nghiên cứu 121 GII THIU CHUNG 1 GIỚI THIỆU CHUNG 1. Lý do chọn đề tài và khái quát luận án S phát trin mnh m ca nhiu lnh vc khoa hc và k thut/công ngh, nht là lnh vc in t và công ngh thông tin, ã làm cho i sng xã hi toàn cu có nhiu din mo mi. Có th nói, các sn phm in t hin nay có mt khp mi ni vi giá thành r, và mc dù nh gn nhng li có rt nhiu chc nng. V mt công ngh, lý do chính dn n nhng thành qu nh th chính là nh nhng thành công trong vic phát trin các mch tích hp (Integrated Circuit - IC) trong ó mt s lng ln các linh kin c bn (ví d nh các transistor, diot) ã c tích hp mt cách ti u. Nh ã bit, mc dù các transistor hot ng theo nguyên lý trng (chng hn nh các linh kin MOSFET - Metal Oxide Semiconductor Field-Effect Transistor) c s dng t khá sm, ngành công nghip in t và bán dn ch thc s t c bc trin nhy vt khi thit b vi tên gi CMOS (Complementary Metal-Oxide-Semiconductor) c phát minh. V c bn, CMOS có th c xem là mt mch tích hp n gin nht trong ó ch bao gm hai linh kin MOSFET, mt vi vi kênh dn loi p và mt vi kênh dn loi n, kt ni vi nhau và hot ng theo cách bù tr, b tr cho nhau (khi p-MOSFET hot ng thì n-MOSFET óng, và ngc li). Hot ng ca mch CMOS thc s ã to ra mt h thng óng-m hiu qu (tiêu tn ít nng lng) và do ó tr thành mt yu t vt lý c bn trong các thit b in t. Có th nói ng lc thúc y vic phát trin các mch tích hp là da trên ba yu t c bn: i) nhu cu gia tng các chc nng ca h thng, ii) nâng cao nng lc lu tr thông tin, và iii) ti u và nâng cao tc  x lý. Gii pháp thu nh kích thc ca các linh kin nn tng (cho n nay) c xem là rt thích hp  có th áp ng c ng thi ba nhu cu này. Thc t cho thy, gii pháp này không nhng cho phép nâng cao mt  linh kin c bn trên mch IC mà còn làm tng tc  hot ng thit b. S phát trin ca lnh vc in t-bán dn thông qua vic thu nh kích thc ca linh kin MOSFET có th c phn ánh rõ nét nht thông qua cái c gi là “nh lut Moore” (ghi nhn qua bài báo Moore vit cho tp chí Electronics Magazine s ra ngày 19 tháng 4 nm 1965 nhân k nim 35 nm ra i ca tp chí này) din t tc  tích hp các linh kin c bn trong mch IC: “S lng transistor trên mi n v inch vuông s tng lên gp ôi sau mi nm." (1 inch vuông xp x 6,45 cm²). Thc t tc  gia tng không hoàn toàn chính xác nh vy mà có nhng thay i song vn phn ánh úng c tinh thn ca phát biu này (chng hn, nm 2000 chu k ca s phát trin c sa li là 18 tháng). S úng n n tài tình ca nhn xét này t khi ra i n nay ã không ch phán ánh các thành qu t c mà còn là mt mc tiêu phn u ca các nhà công nghip cng nh i vi các nhà khoa hc trong vic xác nh i tng nghiên cu trong gii hn ca nn công nghip hin thi. Vào nhng nm u ca th k 21, “nh lut Moore” vn t ra còn nghim úng, mc dù nhiu vn  thách thc ã ny sinh t khá lâu, c bit khi mà hàng t transistors ã c tích hp thành công trong mi IC. Tuy nhiên, ngành công nghip in t và bán dn ã và ang dn thay i trng tâm ca mình sang lnh vc nâng cao hiu nng s dng nng lng trên tt c các cp . Vn  t ra trong thi k này là tìm cách khai thác hiu qu hn na kh nng tích hp transistor  tip tc ci thin vn  hiu nng nhng vn nm trong phm vi cho phép v mt công sut tiêu th nng lng.  tip tc tng hiu nng hot ng ca các linh kin in t bán dn phi gii phóng nhanh chóng lng nhit c sinh ra nhng rõ ràng ây là mt s chuyn i khó gia vn  s dng nng 2 GII THIU CHUNG lng và công sut làm vic. Các linh kin in t vi công ngh 22 nm hin nay ã c Intel a vào sn xut. Khác vi các công ngh phng trc ó, ngha là các kênh dn in ca các transistor c iu khin bng các in cc cng phng, công ngh 22 nm s s dng mt t phá mi c gi là công ngh 3D. ây chính là kt qu ca nhng nghiên cu c bn trc ó trong lnh vc vt lý linh kin, trong ó các kênh dn là các dây lng t (quantum wires) và c iu khin bng các in cc cng hình ch  (omega-gate) bao quanh chu vi ca kênh dn [49]. Tuy nhiên, có mt iu chc chn là s không th tip tc kéo dài xu hng thu nh kích thc linh kin mt cách liên tc và mãi mãi c. V mt vt lý, khi kích thc ca các cu trúc nh MOSFET t n mt gii hn nào ó, các hiu ng lng t nh hiu ng giam cm lng t, hiu ng chui ngm lng t, hiu ng kt hp pha lng t, hiu ng dính lu lng t, … s tr nên ni tri và thm chí có th quy nh hot ng ca các cu trúc linh kin. iu này chính là vn  then cht mà các nhà vt lý và k thut ang lo ngi khi tip tc gim kích thc linh kin bán dn. Thc t, trong quá trình phát trin theo xu hng thu nh kích thc linh kin ngi ta ã nhn thy mt s các vn  liên quan n biu hin v  tin cy ca các linh kin và ã c  cp n thông qua khái nim “hiu ng kênh dn ngn” (short channel effects). Tuy nhiên, theo lý thuyt scaling ca Robert Dennard  a ra vào nm 1974 thì có th gim thiu c các tác ng ca các hiu ng kênh dn ngn này nu ng thi gim chiu dài và  dày ca kênh dn cng nh s dng các loi vt liu làm kênh dn có  linh ng ca in t cao. Và nh vy, hin nay ang din ra hai xu hng nghiên cu c bn ó là: i) tìm kim và khai thác các loi vt liu tiên tin có s n nh v cu trúc và có  linh ng ca in t ln; ii) tìm tòi các thit k cu trúc linh kin mi mà có th khai thác s dng c các hiu ng vt lý mi xut hin trong các cu trúc thp chiu. Vi hng nghiên th nht, ngha là tìm kim các loi vt liu mi, trong nhng nm 90 ca th k trc vi vic phát hin ra ng cacbon nano (Carbon nanotubes) ngi ta ã cho rng chính cacbon, nguyên t nn tng ca s sng, có th s giúp gii quyt các vn  mà công ngh hin thi ang gp phi, và rt có th khai sinh ra mt th h công ngh mi [41,101]. Hình M. 1 Một số cấu hình của cacbon a) Kim cương, b) Than chì, c)Lonsdaleite, d) C60, e) C540, f) C70, g) Amorphous cacbon, h) Ống nano cacbon đơn tường, k) Graphene và sự hình thành các cấu trúc nano khác từ graphene [5] Hin nay ngi ta ã bit n rt nhiu dng hình thù mà nguyên t carbon có th tn [...]... cấu trúc điện tử và các tính chất truyền dẫn điện của các màng graphene [122-128] ứng trước bối cảnh có rất nhiều vấn đề cần phải giải quyết mà cộng đồng quốc tế đang rất quan tâm đề tài luận án này đã được đặt ra với một tên gọi là: Nghiên cứu các tính chất điện tử, quang học và truyền dẫn của vật liệu graphene hướng tới các ứng dụng điện tử và quang điện tử Để thực hiện đề tài nghiên cứu này,... i) nghiên cứu hành vi hay cấu trúc các trạng thái khả dĩ của các điện tử dẫn trong graphene dưới các điều kiện tác động khác nhau, chẳng hạn như điều kiện biên, tác động của trường ngoài, và ii) nghiên cứu hành vi vận động hay sự truyền dẫn của các hạt tải điện (các trạng thái kích thích điện tử) bên trong các kênh dẫn điện graphene cũng như sự tiêm điện tử qua các lớp tiếp xúc giữa các loại vật liệu. .. lớp các nguyên tử carbon Các nghiên cứu cơ bản chỉ ra rằng các tính chất điện tử của graphene cực kỳ nhạy cảm với các tác động vào bề mặt lớp này Trong khuôn khổ luận án này chúng tôi tập trung nghiên cứu về cơ chế truyền dẫn của điện tử qua lớp tiếp xúc giữa graphene và các bề mặt kim loại Nói cách khác, chúng tôi muốn tìm hiểu xem cách thức mà điện tử có thể được tiêm vào kênh dẫn graphene trong các. .. Approximation) để tính toán cấu trúc điện tử của graphene và các dải nano, cũng như của các cấu trúc graphene siêu mạng Các khảo sát về cách thức phản ứng lại của các màng graphene do tác động của các bức xạ điện từ trường trong dải tần số quang học được thực hiện qua việc tính toán độ dẫn quang thông qua hình thức luận Kubo Chúng tôi đã phát triển một công cụ mô phỏng lượng tử các tính chất truyền dẫn điện của. .. vùng năng lượng của điện tử bên trong graphene trong các điều kiện nội tại và xử lý/chế tác khác nhau, và - Khảo sát các tính chất truyền dẫn của các trạng thái kích thích điện tử bên trong các màng graphene như các kênh dẫn điện trong một số cấu trúc linh kiện điển hình 4 Phương pháp nghiên cứu Trong số rất nhiều phương pháp tính toán cấu trúc điện tử của vật liệu chúng tôi lựa chọn và sử dụng phương... ra graphene cùng với việc phát hiện ra nhiều tính chất vô cùng thú vị của nó như khả năng dẫn điện, dẫn nhiệt cực tốt và gần như là trong suốt trong miền ánh sáng nhìn thấy lại càng thu hút sự quan tâm nghiên cứu của các nhà khoa học trong các lĩnh vực khoa học khác nhau, từ nghiên cứu cơ bản tới nghiên cứu ứng dụng [6, 33] Ở góc độ lịch sử, các tính chất cơ bản của điện tử trong mạng tinh thể graphene. .. biết năm 2004 rất nhiều nghiên cứu (cả về lý thuyết cũng như thực nghiệm về graphene và các cấu hình một chiều của nó – các nanoribbons) đã tập trung vào việc khảo sát các tính chất nội tại của graphene cũng như những thay đổi do các tác động từ bên ngoài [150, 152] Các nghiên cứu đã công bố cho thấy các tính chất của graphene và các dải nano graphene rất nhạy cảm với hình dạng hay các điều kiện xử lý... trong các linh kiện sử dụng graphene - Tính toán các đặc trưng truyền dẫn của một cấu trúc linh kiện transistor hiệu ứng trường sử dụng graphene làm kênh dẫn (GFETs) 5 Ý nghĩa khoa học và thực tiễn của đề tài nghiên cứu Luận án này sử dụng cách tiếp cận lý thuyết kết hợp với tính toán mô phỏng để giải quyết một số bài toán cơ bản nảy sinh trong quá trình khảo sát tiềm năng ứng dụng của vật liệu graphene. .. tích hợp trong các cấu trúc linh kiện khác nhau Cụ thể đối với bài toán thứ nhất, trước tiên chúng tôi thực hiện lại những nghiên cứu về các tính chất điện tử nội tại của các màng graphene lý tưởng trong đó tập trung vào các trạng thái của các điện tử 2pz Sau đó, chúng tôi mở rộng bằng cách tính toán cấu trúc vùng năng lượng của các điện tử 2pz trong các cấu trúc dải graphene một chiều với các hình dạng... tác, biến đổi các tính chất cơ bản của graphene cho các mục đích ứng dụng khác nhau Cụ thể, chúng tôi đã khảo sát trạng thái của các điện tử trong các màng graphene chịu tác động bởi các thế vô hướng tuần hoàn dạng một chiều, thường được gọi là các cấu trúc graphene siêu mạng (Graphene Superlatices - GSLs) Các kết quả nghiên cứu thu nhận được theo chiều hướng này đã dẫn đến hai công bố khoa học, một trên . siêu mng, ví d: s nh x k l ca mt s trng thái in t [Appl. Phys. Lett., 105, 013 512 ( 2014 )]. - Nhn thc c s thay i v nhng c tính quang hc ca các màng graphene di. ca lp tip xúc b mt gia graphene và mt s kim loi in hình [Appl. Phys. Lett., 101, 161605 ( 2012 )] Mt ni dung na trong lun án cng ã c thc hin ó là tip tc phát trin module. tải 92 4.3.2 Đặc trưng truyền dẫn của GFETs 95 4.4 Kết luận chương 100 KẾT LUẬN VÀ KIẾN NGHỊ 101 TÀI LIỆU THAM KHẢO 103 DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN 113 PHỤ LỤC 114 Phụ