ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH PTN CƠNG NGHỆ NANO HỒNG HẢI LIÊM THIẾT KẾ, CHẾ TẠO VÀ KIỂM TRA CÁC ĐẶC TÍNH ĐIỆN CỦA TRANSISTOR HIỆU ỨNG TRƯỜNG (FET) SỬ DỤNG ỐNG NANO CARBON LUẬN VĂN THẠC SĨ Thành phố Hồ Chí Minh - 2010 MỤC LỤC DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT Trang iii DANH MỤC CÁC BẢNG iii DANG MỤC CÁC HÌNH VẼ iv LỜI MỞ ĐẦU Chƣơng – TỔNG QUAN 1.1 Ống nano carbon 1.1.1 Tổng quan ống nano carbon 1.1.2 Cấ u trúc ố ng nano carbon 1.1.3 Các tính chất của ống nano carbon 1.1.4 Các ứng dụng của ống nano carbon lĩnh vực điện tử 1.2 Transistor hiệu ứng trƣờng (FET) 10 1.2.1 Nguyên lý hoạt động 10 1.2.2 Phân loại 10 1.2.3 Transistor trƣờng loại cực cửa cách ly (IGFET) 10 1.3 Transistor hiệu ứng trƣờng ứng dụng ống nano carbon (CNTFET) 15 1.3.1 Giới thiệu CNTFET 15 1.3.2 Cấu trúc CNTFET 15 1.3.3 Nguyên lý hoạt động CNTFET 17 1.3.4 Một vài ứng dụng điển hình CNTFET 18 Chƣơng – THIẾT BỊ VÀ PHƢƠNG PHÁP NGHIÊN CỨU 2.1 Vật liệu, dụng cụ thiết bị 19 2.1.1 Vật liệu 19 2.1.2 Dụng cụ thiết bị thực nghiệm 19 2.1.3 Các thiết bị kiểm tra, đo đạc phân tích mẫu 20 2.2 Phƣơng pháp nghiên cứu 22 2.2.1 Oxy hố nhiệt mơi trƣờng oxy khơ (dry oxidation) 22 2.2.2 Phƣơng pháp phun phủ tạo lớp màng SWCNTs 23 2.2.3 Quang khắc 23 2.2.4 Phƣơng pháp chế tạo màng kim loại làm điện cực 26 2.2.5 Các phƣơng pháp tổng hợp ống nano carbon 38 Chƣơng – CHẾ TẠO CNTFET 3.1 Cấu trúc CNTFET chế tạo 34 3.2 Chuẩn bị 34 3.2.1 Mặt nạ 34 3.2.2 Dung dịch SWCNTs 35 3.2.3 Chuẩn bị wafer 35 3.3 Các bƣớc chế tạo 36 Chƣơng – ĐO ĐẠC ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH PTN CƠNG NGHỆ NANO HOÀNG HẢI LIÊM THIẾT KẾ, CHẾ TẠO VÀ KIỂM TRA CÁC ĐẶC TÍNH ĐIỆN CỦA TRANSISTOR HIỆU ỨNG TRƯỜNG (FET) SỬ DỤNG ỐNG NANO CARBON LUẬN VĂN THẠC SĨ Thành phố Hồ Chí Minh - 2010 MỤC LỤC DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT Trang iii DANH MỤC CÁC BẢNG iii DANG MỤC CÁC HÌNH VẼ iv LỜI MỞ ĐẦU Chƣơng – TỔNG QUAN 1.1 Ống nano carbon 1.1.1 Tổng quan ống nano carbon 1.1.2 Cấ u trúc ố ng nano carbon 1.1.3 Các tính chất của ống nano carbon 1.1.4 Các ứng dụng của ống nano carbon lĩnh vực điện tử 1.2 Transistor hiệu ứng trƣờng (FET) 10 1.2.1 Nguyên lý hoạt động 10 1.2.2 Phân loại 10 1.2.3 Transistor trƣờng loại cực cửa cách ly (IGFET) 10 1.3 Transistor hiệu ứng trƣờng ứng dụng ống nano carbon (CNTFET) 15 1.3.1 Giới thiệu CNTFET 15 1.3.2 Cấu trúc CNTFET 15 1.3.3 Nguyên lý hoạt động CNTFET 17 1.3.4 Một vài ứng dụng điển hình CNTFET 18 Chƣơng – THIẾT BỊ VÀ PHƢƠNG PHÁP NGHIÊN CỨU 2.1 Vật liệu, dụng cụ thiết bị 19 2.1.1 Vật liệu 19 2.1.2 Dụng cụ thiết bị thực nghiệm 19 2.1.3 Các thiết bị kiểm tra, đo đạc phân tích mẫu 20 2.2 Phƣơng pháp nghiên cứu 22 2.2.1 Oxy hoá nhiệt môi trƣờng oxy khô (dry oxidation) 22 2.2.2 Phƣơng pháp phun phủ tạo lớp màng SWCNTs 23 2.2.3 Quang khắc 23 2.2.4 Phƣơng pháp chế tạo màng kim loại làm điện cực 26 2.2.5 Các phƣơng pháp tổng hợp ống nano carbon 38 Chƣơng – CHẾ TẠO CNTFET 3.1 Cấu trúc CNTFET chế tạo 34 3.2 Chuẩn bị 34 3.2.1 Mặt nạ 34 3.2.2 Dung dịch SWCNTs 35 3.2.3 Chuẩn bị wafer 35 3.3 Các bƣớc chế tạo 36 Chƣơng – ĐO ĐẠC 4.1 CNTFETs chế tạo wafer 41 4.2 Phổ Raman SWCNT bề mặt đế silic 41 4.3 Kết quan sát kính hiển vi lực nguyên tử (AFM) 44 4.4 Kết quan sát kính hiển vi điện tử quét (SEM) 45 4.5 Đặc trƣng Id-Vd 47 KẾT LUẬN 49 HƢỚNG PHÁT TRIỂN 50 TÀI LIỆU THAM KHẢO 51 PHỤ LỤC 53 DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT AFM Atomic Force Microscopy Kính hiển vi điện tử quét CNT Carbon NanoTubes Ống nano carbon CNTFET Carbon nanotubes Field Effect Transistor Transistor hiệu ứng trƣờng ứng dụng ống nano carbon CVD Chemical Vapour Deposition Lắ ng đo ̣ng hóa ho ̣c D-MOSFET Depletion mode Metal Oxide Semiconductor Field Effect Transistor MOSFET chế độ nghèo E-MOSFET Enhancement mode Metal-OxideSemiconductor Field Effect Transistor MOSFET chế độ giàu IGFET Insulated Gate Field Effect Transistor Transistor hiệu ứng trƣờng có cửa cách điện JFET Junction Field Effect Transistor Transistor trƣờng mối nối MOSFET Metal-Oxide-Semiconductor Field Effect Transistor Transistor hiệu ứng trƣờng kim loại-ơxít-bán dẫn MWCNTs Multi Walled Carbon Nanotubes Ống nano carbon đa vách SEM Scanning Electron Microscope Kính hiển vi lực nguyên tử SWCNTs Single Walled Carbon Nanotubes Ống nano carbon đơn vách DANH MỤC CÁC BẢNG Bảng 1.1 – Mô ̣t số tính chấ t ho ̣c của hai loa ̣i ố ng than nano Trang Bảng 2.1 – Chiều rộng ứng với vị trí mặt nạ (đơn vị: µm) 35 Bảng 2.2 – Chiều rộng, chiều dài, số lƣợng ứng với vị trí 11 35 DANH MỤC CÁC HÌNH VẼ Chương – Tổng quan Hình 1.1 – Một số cấu trúc carbon Trang Hình 1.2 – Ảnh điện tử ống micro nhiều vách graphite Hình 1.3 – Ảnh TEM ống nano đơn vách (SWCNTs) Hình 1.4 – Các giá trị khác vector chiral góc chiral graphite Hình 1.5 – Ống nano carbon Hình 1.6 – Tính chất dẫn điê ̣n của ố ng nano carbon theo vector chiral Hình 1.7 – Ảnh SEM đầu dò CNT gắn cantilever Hình 1.8 – Sơ đồ CNTFET có cực cổng điều khiển phía sau Hình 1.9 – Cấu tạo MOSFET kênh sẵn loại P 11 Hình 1.10 – Sơ đồ nguyên lý MOSFET 11 Hình 1.11 – Các họ đặc tuyến MOSFET kênh sẵn loại P 12 Hình 1.12 – Cấu tạo MOSFET kênh cảm ứng 13 Hình 1.13 – Sự hình thành kênh dẫn MOSFET loại P 14 Hình 1.14 – Sơ đồ nguyên lý họ đặc tuyến MOSFET kênh cảm ứng loại P 14 Hình 1.15 – Cấu trúc CNTFET cổng sau 16 Hình 1.16 – Cấu trúc CNTFET cổng 17 Hình 1.17 – Cấu trúc CNTFET thẳng hang 17 Hình 1.18 – Đƣờng đặc trƣng vào cổng đảo dùng CNTFET 18 Hình 1.19 – Kết hợp số lẻ cổng đảo dẫn ngƣợc lại ngõ vào thu đƣợc mạch dao động vòng 18 Hình 1.20 – Một tế bào SRAM đơn giản đƣợc làm CNTFET nhờ nối chéo với hai điện trở 18 Chương – Thiết bị phương pháp nghiên cứu Hình 2.1 – Các trang thiết bị thực nghiệm 20 Hình 2.2 – Hệ đo độ dày theo phƣơng pháp 21 Hình 2.3 – Hệ đo đặc trƣng I – V 21 Hình 2.4 – Kính hiển vi lực nguyên tử (AFM) 21 Hình 2.5 – Phổ kế micro Raman 22 Hình 2.6 – Thiết bị oxy hố nhiệt PEO 601 23 Hình 2.7 – Thiết bị hỗ trợ việc phủ dung dịch SWCNT lên đế 23 Hình 2.8 – Nguyên lý hệ quang khắc 24 Hình 2.9 – Qui trình quang khắc 25 Hình 2.10 – Sơ đồ nguyên lý phún xạ catot 26 Hình 2.11 – Sơ đồ nguyên lý phún xạ dòng điện chiều 27 Hình 2.12 – Sơ đồ nguyên lý phún xạ xoay chiều cao tần RF 27 Hình 2.13 – Sơ đồ nguyên lý bốc bay chùm tia điện tử 28 Hình 2.14 – Mô hinh mo ̣c ố ng nano carbon với xúc tác hạt kim loại 29 ̀ Hình 2.15 – Sơ đờ mơ hình chế mo ̣c ố ng than nano với ̣t xúc tác kim loa ̣i 30 Hình 2.16 – Mơ hinh phƣơng pháp phóng điê ̣n hồ quang 31 ̀ Hình 2.17 – Mơ hình thiế t bi ̣phân ly bằ ng laser của bia carbon 32 Hình 2.18 – Mô hinh phƣơng pháp lắ ng đo ̣ng hóa ho ̣c với xúc tác 32 ̀ Chương – Chế tạo CNTFET Hình 3.1 – Cấu trúc Back-Gated CNTFET thực nghiệm chế tạo 34 Hình 3.2 – Cấu trúc mặt nạ 34 Hình 3.3 – Bề mặt đế Si đƣợc oxy hoá nhiệt tạo lớp SiO2 36 Hình 3.4 – Đế Si sau tẩy lớp SiO2 mặt sau 37 Hình 3.5 – Đế Si sau phủ lớp SWCNT 37 Hình 3.6 – Đế Si sau phủ lớp photoresist 38 Hình 3.7 – Quang khắc 38 Hình 3.8 – Đế Si sau ngâm dung dịch ảnh 38 Hình 3.9 – Đế Si sau phủ lớp kim loại làm điện cực 39 Hình 3.10 – Đế Si sau lift-off 39 Hình 3.11 – Hình dạng CNTFET hoàn chỉnh 40 Chương – Đo đạc Hình 4.1 – Các đế silic chứa đơn sợi CNTs 41 Hình 4.2 – Ảnh Raman mẫu 42 Hình 4.3 – Ảnh Raman mẫu 42 Hình 4.4 – Ảnh Raman mẫu 43 Hình 4.5 – Ảnh Raman mẫu 43 Hình 4.6 – Ảnh AFM mẫu 44 Hình 4.7 – Ảnh AFM mẫu 44 Hình 4.8 – Ảnh AFM mẫu 45 Hình 4.9 – Ảnh SEM mẫu 45 Hình 4.10 – Ảnh SEM mẫu 46 Hình 4.11 – Ảnh SEM mẫu 46 Hình 4.12 – Đặc trƣng Id – Vd CNTFET với W = 5µm 47 Hình 4.13 – Đặc trƣng Id – Vd CNTFET với W = 7µm 47 Hình 4.14 – Đặc trƣng Id – Vd CNTFET với W = 10µm 48 Phụ lục Hình 5.1 – Thơng số điều chỉnh đo đặc trƣng Id-Vd CNTFET 53 Hình 5.2 – Hình ảnh tổng thể mặt nạ đƣợc thiết kế phần mềm Clewin 54 Hình 5.3 – Hình ảnh chi tiết ô mặt nạ 54 LỜI MỞ ĐẦU Sau thời gian nghiên cứu sự phát triể n của ngành ch ế tạo vi ma ̣ch tich hơ ̣p , ́ năm 1965 tiế n si ̃ Gordon E Moore công bố bài báo “Cramming more components onto integrated circuits” (tạp chí Electronics 19/4/1965) Trong báo TS Moore đưa dự đốn phát triển ngành chế tạo vi mạch có mơ ̣t d ự đốn nở i tiế ng cho đ ến năm gần đây: “Khi mật độ transistor, phầ n tử bản chip mạch tổ hợp, tăng lên giá thành mạch giảm xuống Cứ sau 18 tháng mật độ lại tăng lên gấp đôi giá thành mạch giảm khoảng nửa” [17] Những transistor theo xu hướng chủ yếu chế tạo dựa công nghệ bán dẫn silicon Nhưng thời gian gần kích thước transistor ch ế tạo dựa công nghệ bán dẫn silicon đã gần đa ̣t tới mức nhỏ nhấ t , tiếp cận hạn chế vật lí linh kiện chế tạo dựa vật liệu silicon Do nhiều nghiên cứu tiến hành nhằm đưa giải pháp hiệu việc tiếp tục thu nhỏ kích thước transistor, giải pháp chế tạo transistor dựa vật liệu mới, có tính chất ưu việt silicon việc thu nhỏ kích thước linh kiện Với cấu trúc đặc biệt tính chất điện, ưu việt, ống nano carbon đánh giá vật liệu tiềm kỷ 21 Từ lúc phát vào năm 1991 đến nay, ống nano carbon (carbone nanotubes- CNTs) trọng nghiên cứu đưa vào ứng dụng cách mạnh mẽ nhiều ngành khoa học, việc nghiên cứu, chế tạo transisitor dựa CNTs nhận nhiều quan tâm nhà khoa học Phương pháp chế tạo transistor sử dụng ống nano carbon đánh giá là công nghê ̣ hứa he ̣n , thay thế silicon linh kiê ̣n vi ma ̣ch c hạm đến mức giới hạn kích thước vâ ̣t lý 10-15 năm tới Để tiếp nối nghiên cứu bước đầu tìm hiểu cách có hệ thống cơng nghệ chế tạo, ảnh hưởng thông số công nghệ chế tạo đến thông số đặc trưng transistor hiệu ứng trường sử dụng ống nano carbon, mục tiêu luận văn Thạc sỹ là: “Thiết kế, chế tạo kiểm tra đặc tính điện transistor hiệu ứng trường (FET) sử dụng ống nano carbon” Đề tài thực hiện, sử dụng thiết bị chế tạo đo đạc Phịng Thí Nghiệm Cơng Nghệ Nano, ĐHQG Tp.HCM Nội dung nghiên cứu trình bày phần sau:  Chương – Tổng quan - Giới thiệu tổng quan cấu trúc, tính chất đặc trưng, ứng dụng thực tế ống nano carbon - Giới thiệu sơ lược transistor hiệu ứng trường (MOSFET) - Giới thiệu transistor hiệu ứng trường ứng dụng ống nano carbon (CNTFET)  Chương – Thiết bị phương pháp nghiên cứu Hình 3.10: Đế Si sau lift-off  Mục đích: tạo điện cực máng (D-Drain) điện cực nguồn (S-Source)  Bước 5: Tạo điện cực cổng (G-Gate)  Thực hiện: tạo điện cực cổng (G-Gate) phương pháp phún xạ (sputtering) - Kim loại sử dụng: nhôm (Al) - Ar: 15 sccm - Áp suất: 8.2.10-3 mbar - Công suất: 100W (60 phút)  Mục đích: tạo điện cực cổng (G-Gate) có chiều dày 500nm  Bước 6: Ủ nhiệt (ohmic contact)  Thực hiện: Nung mẫu N2 - Nhiệt độ 400 – 450oC - Thời gian 20 phút Khảo sát theo nhiệt độ nung thời gian để lớp ohmic có điện trở nhỏ Hình 3.11: Hình dạng CNTFET hoàn chỉnh 41 42 Chƣơng ĐO ĐẠC, KẾT QUẢ VÀ THẢO LUẬN 4.1 SWCNTs chế tạo wafer Sau trình thực nghiệm nêu chương 3, thu wafer loại inc, có SWCNTs Hơn nữa, SWCNTs nằm điện cực, kết nối bên ngồi, cho phép khảo sát tính chất điện CNTFET - nhiệm vụ luận văn Trên hình 4.1 hình ảnh wafer chứa đơn sợi CNTs Các đơn sợi CNTs nằm điện cực, cho phép khảo sát tính chất điện cũng đặc trưng CNTFET Hình 4.1: Các đế silic chứa đơn sợi CNTs 4.2 Phổ Raman SWCNT bề mặt đế silic Kết chụp Raman bề mặt đế sau phủ dung dịch SWCNT lên đế phương pháp phun phủ (spray coating) Khảo sát theo nồng độ khác trình bày hình 4.2-4.5 Hình ảnh chụp máy phổ kế micro raman (micro raman spectroscopy LABRAM 300; JOBINYVON; Pháp) Các nồng độ dung dịch SWCNTs khảo sát: - Mẫu 1: 4ml dung dịch SWCNT - Mẫu 2: 3ml dung dịch SWCNT + ml dung dịch NMP - Mẫu 3: 2ml dung dịch SWCNT + ml dung dịch NMP - Mẫu 4: 4ml dung dịch SWCNT có phủ lớp APTES để tăng độ bám dính SWCNTs lên bề mặt đế mang 43  Mẫu 1: 4ml dung dịch SWCNT Hình 4.2: Ảnh Raman mẫu  Mẫu 2: 3ml dung dịch SWCNT + ml NMP  Hình 4.3: Ảnh Raman mẫu Mẫu 3: 2ml dung dịch SWCNT + ml NMP 44 Hình 4.4: Ảnh Raman mẫu thứ  Mẫu 4: 4ml dung dịch SWCNT có phủ lớp APTES để tăng độ bám dính SWCNTs lên bề mặt đế mang Hình 4.5: Ảnh Raman mẫu Các kết RAMAN cho thấy lớp phủ bề mặt lớp SWCNTs, đáp ứng yêu cầu để chế tạo CNTFET Kết hợp với việc khảo sát tính chất điện, chúng tơi thấy việc thêm vào lớp APTES để tăng độ bám dính SWCNTs lên bề mặt đế mang silicon cần thiết 4.3 Kết quan sát kính hiển vi lực nguyên tử (AFM) Kết chụp AFM bề mặt đế sau phủ dung dịch SWCNT lên đế phương pháp phun phủ (spray coating) Khảo sát theo nờng độ khác Hình ảnh chụp kính hiển vi nguyên tử lực (Atomic force microscope) Tên máy: ELECTRONICA S.L; Hãng sản xuất: NANOTEC  45 Mẫu 1: 4ml dung dịch SWCNT Hình 4.6: Ảnh AFM mẫu  Mẫu 2: 3ml dung dịch SWCNT + ml NMP  Hình 4.7: Ảnh AFM mẫu Mẫu 3: 2ml dung dịch SWCNT + ml NMP Hình 4.8: Ảnh AFM mẫu Từ ảnh AFM cho thấy diện phân bố CNTs bề mặt chip Tuy nhiên nói hình ảnh AFM khơng mang lại thơng tin chi tiết mà thực quan tâm Sau nhiều lần quan sát AFM, nhận thấy 46 việc quan sát để có thơng tin chi tiết SWCNTs khó khăn, đặc biệt trường hợp SWCNTs có kích thước siêu nhỏ chỉ vài nanomet Các thiết bị có độ phân giải cao high resolution SEM, TEM cần thiết cho công việc nghiên cứu 4.4 Kết quan sát kính hiển vi điện tử quét (SEM)  Mẫu 1: 4ml dung dịch SWCNT Hình 4.9: Ảnh SEM mẫu  Mẫu 2: 3ml dung dịch SWCNT + ml NMP Hình 4.10: Ảnh SEM mẫu  47 Mẫu 3: 2ml dung dịch SWCNT + ml NMP Hình 4.11: Ảnh SEM mẫu Các hình ảnh SEM (hình 4.9 - hình 4.11) cho thấy rõ ràng diện cũng phân bố SWCNTs bề mặt đế mang, mẫu thứ cho mật độ CNTs cao nhất, mẫu thứ cho mật độ thấp Điều cho thấy phụ thuộc lượng dung dịch sử dụng đến mật độ sợi Ngoài sợi có xu hướng phân bố tồn bề mặt mẫu thứ nhất, bề mặt đế mang có nhiều khoảng trống khơng chứa SWCNTs, điều dẫn đến việc khơng lặp lại tính chất linh kiện sau (do phân bố khơng đều) Ngồi việc quan sát ảnh SEM cho thấy diện tạp chất (các điểm màu sang ảnh SEM) Các phân tích khác chúng tơi khơng đủ thơng tin để đưa kết luận tạp Tuy nhiên cho tạp chất solvent gây Việc sử dụng solvent với độ tinh khiết cao hay có bước lọc (purification) cho solvent trước sử dụng đề nghị tiến hành nghiên cứu sau 4.5 Đặc trƣng Id-Vd SWCNT FET Trong phần này, khảo sát thay đổi đường đặc trưng Id - Vd theo khoảng cách cực nguồn cực máng điện cực cổng Vg Các thí nghiệm đo đạc thực hệ đo đặc trưng I-V cho linh kiện bán dẫn (Agilent 4155C), kết nối với hệ probe station (Suss FP6) 48  Đặc trưng Id-Vd SWCNT FET với W = 5µm Hình 4.12: Đặc trưng Id – Vd CNTFET với W = 5µm  Đặc trưng Id-Vd SWCNT FET với W = 7µm Hình 4.13: Đặc trưng Id – Vd CNTFET với W = 7µm  49 Đặc trưng Id-Vd SWCNT FET với W = 10µm Hình 4.14: Đặc trưng Id – Vd CNTFET với W = 10µm Các kết đo khảo sát I-V cho thấy SWCNT FET chế tạo có tính chất điện đặc trưng cho CNT FET công bố nhóm nghiên cứu khác Tuy nhiên đặc trưng I-V cho thấy điện trở tiếp xúc đơn sợi CNTs với kim loại làm đường dẫn (metal-semiconductor contact) còn tương đối lớn (chưa thực tiếp xúc ohmic) CNT FET chế tạo luận văn Trong trình chế tao linh kiện chúng tôi, tiếp xúc kim loại-SWCNTs linh kiện FET ủ nhiệt môi trường chân không nhằm tạo tiếp xúc ohmic Tuy nhiên để thực đạt tiếp xúc Ohmic, môi trường ủ nhiệt cần thiết phải ủ hỗn hợp khí N2:Ar (10:90), điều kiện chưa có Phịng thí nghiệm Cơng nghệ Nano Hiện phịng thí nghiệm chuẩn bị để linh kiện chế tạo xử lí điều kiện chuẩn, tạo tiếp xúc Ohmic chuẩn cho SWCNT FET 50 KẾT LUẬN Trên sở tiếp nối nghiên cứu giới bước đầu tìm hiểu cách có hệ thống công nghệ chế tạo, ảnh hưởng thông số công nghệ chế tạo đến thông số đặc trưng transistor hiệu ứng trường sử dụng ống nano carbon, đề tài: “Thiết kế, chế tạo kiểm tra đặc tính điện transistor transistor hiệu ứng trường (FET) sử dụng ống nano carbon” bước đầu đạt kết sau: Xây dựng qui trình chế tạo thành cơng CNTFET theo cấu trúc back-gated Khảo sát phụ thuộc nồng độ dung dịch pha SWCNT đến phân bố bề mặt đế mang silicon Từ kết khảo sát, ảnh chụp raman, SEM cho kết tốt, phù hợp với kết công bố [23], từ tìm điều kiện thích hợp cho trình thực nghiệm chế tạo SWCNT FET Quá trình phủ dung dịch ống nano carbon đơn vách lên bề mặt đế sử dụng phương pháp phủ phun (spray coating) với điều kiện nhiệt độ đế, khoảng cách nồng độ dung dịch cho kết tốt (thể qua ảnh chụp AFM SEM), ống nano carbon phủ bề mặt đế  Tuy nhiên phương pháp còn điểm hạn chế không kiểm soát chắc chắn ống nano carbon sau phủ có nối cực ng̀n cực máng hay chưa Hiện cần tìm hiểu phương pháp thực q trình cho tỷ lệ thành cơng cao kiểm sốt tốt vị trí ống nano carbon Sản phẩm CNTFET tạo thành có đặc trưng Id-Vd phù hợp với tài liệu nghiên cứu cơng bố trước [12] [13] Bước đầu khảo sát cách hệ thống ảnh hưởng khoảng cách từ cực máng đến cực nguồn đến đặc trưng Id-Vd điều khiển áp vào cực cổng thay đổi Các thông số thiết lập để khảo sát phần phụ lục 51 HƢỚNG PHÁT TRIỂN TIẾP THEO Sau nghiên cứu, trao đổi, đề xuất hướng nghiên cứu sau đây, để hoàn chỉnh qui trình chế tạo SWCNT FET với tính chất đặc trưng tốt hơn: Thay đổi quy trình cơng nghệ để chế tạo sợi CNT có tính định hướng, đơn sợi hay bó sợi việc sử dụng từ trường trình phun, phủ dung dịch CNT lên bề mặt đế mang silicon Do điều kiện Phịng thí nghiệm, đặc biệt thiết bị quang khắc chỉ chế tạo cấu trúc xuống kích thước micron, việc chế tạo FET khơng có ý nghĩa thực tế FET chế tạo xuống kích thước nanomet Tuy nhiên SWCNT FET với chiều dài kênh dẫn kích thước micron lại có nhiều ứng dụng ưu việt nhiều lĩnh vực khác Ví dụ SWCNT FET hồn tồn thích hợp để làm cảm biến khí cảm biến sinh học (nanobiosensors) để đo nờng độ chất sinh học 52 TÀI LIỆU THAM KHẢO Tiếng việt Đào Khắc An (2009), Công nghệ micrô và nanô điện tử, Nhà xuất Giáo Dục, Đà Nẵng Trần Thị Cầm (2007), Giáo trình Cấu kiện điện tử, Hà Nội Nguyễn Thị Lưỡng (2010), Linh kiện điện tử nano Quách Huy Tường (2010), Ống nano carbon – Các phương pháp chế tạo, tính chất ứng dụng Tiếng Anh Annick Loiseau & Stephan Roche (2005), Understanding carbon nanotubes From basics to applications, Springer, Berlin Heidelberg J Deng, H.-S P Wong (2007), “A Compact SPICE Model for Carbon-Nanotube Field-Effect Transistors Including Nonidealities and Its Application - Part I: Model of the Intrinsic Channel Region”, IEEE Transactions on Electron Devices, vol 54, pp 3186-3194 Kazuyoshi Tanaka & Tokio Yamabe & Kenichi Fukui (1999), The science and technology of carbon nanotubes, Netherlands Michael J.O’Connell, Ph.D (2006), Carbon Nanotubes Properties and Applications, Taylor & Francis, California M.Meyyappan (2005), Carbon nanotubes Science and applications, NASA Ames Research Center, CRC Press 10 N Patil, A Lin, E Myers, K Ryu, A Badmaev, C Zhou, H.-S.P Wong, S Mitra 2009, "Wafer-Scale Growth and Transfer of Aligned Single-Walled Carbon Nanotubes," IEEE Transactions on Nanotechnology, vol 8, pp 498-504 11 S Dresselhaus,G Dresselhaus and P Avouris (2000), Carbon Nanotubes : Synthesis, Structure, Properties, and Applications, Springer-Verlag 12 S J Wind, J Appenzeller, R Martel, V Derycke, and Ph Avouris (2002), “Vertical scaling of carbon nanotube field-effect transistors using top gate electrodes”, IBM T J Watson Research Center, P.O Box 218, Yorktown Heights, New York 13 Tamer Ragheb (2007), “Carbon Nanotube Field-Effect Transistors (CNTFETs): Evolution and Applications for Future Nanoscale ICs” SWeNT ® 14 T.W.Ebbesen (1996), Carbon nanotubes preparation and properties, CRC Press Thông tin từ Internet 15 CNTs http://en.wikipedia.org/wiki/Carbon_nanotube 16 CNFET Models http://nano.stanford.edu/models.php 17 MORRE’S LAW http://en.wikipedia.org/wiki/Moore%27s_law 18 FET http://en.wikipedia.org/wiki/Field-effect_transistor 53 19 20 21 22 23 54 FET http://www.freescale.com http://en.wikipedia.org/wiki/Sumio_Iijima http://nobelprize.org/educational/physics/transistor/history/ http://nhantainhanluc.com Raman http://www.swentnano.com/tech/docs/Final_SG_65_Data_Sheet.pdf PHỤ LỤC Phần mềm Agilent Easy EXPERT đo đặc trưng Id-Vd Các thông số điều chỉnh khảo sát đặc trưng Id-Vd sản phẩm CNTFET tạo thành - CNTFET loại P Polarity: Pch - Dịng Id cực đại: 5µA - Điện cực cổng có giá trị thay đổi từ -4V đến 0V với bước nhảy 1V - Điện cực máng thay đổi từ 2V đến 0V với bước nhảy 100mV Hình 5.1: Thông số điều chỉnh đo đặc trưng Id-Vd CNTFET Hình ảnh mặt nạ thiết kế phần mềm Clewin Mặt nạ thiết kế chương trình Clewin để sử dụng trình quang khắc gờm 6x6 vị trí Tại vị trí 16 cặp điện cực thiết kế với chiều rộng chiều dài thay đổi Việc thiết kế nhằm mục đích tạo điều kiện khảo sát thay đổi đặc tính điện CNTFET tạo thành theo khoảng cách từ cực nguồn đến cực máng chiều rộng cực máng, ng̀n Hình 5.2: Hình ảnh tổng thể mặt nạ thiết kế phần mềm Clewin Hình 5.3: Hình ảnh chi tiết mặt nạ 55 ... thiệu tổng quan cấu trúc, tính chất đặc trưng, ứng dụng thực tế ống nano carbon - Giới thiệu sơ lược transistor hiệu ứng trường (MOSFET) - Giới thiệu transistor hiệu ứng trường ứng dụng ống nano. .. ? ?Thiết kế, chế tạo kiểm tra đặc tính điện transistor hiệu ứng trường (FET) sử dụng ống nano carbon? ?? Đề tài thực hiện, sử dụng thiết bị chế tạo đo đạc Phịng Thí Nghiệm Cơng Nghệ Nano, ĐHQG Tp.HCM... hiểu cách có hệ thống cơng nghệ chế tạo, ảnh hưởng thông số công nghệ chế tạo đến thông số đặc trưng transistor hiệu ứng trường sử dụng ống nano carbon, mục tiêu luận văn Thạc sỹ là: ? ?Thiết kế, chế