Semiconductor Memory 1 Bộ nhớ bán dẫn Nguyễn Quốc Cường – 3I Semiconductor Memory 2 Nội dung • RAM tĩnh • RAM ñộng • ROM / PROM / EPROM Semiconductor Memory 3 Sơ ñồ khối của SRAM Giải mã ñịa chỉ Memory cells input buffer output buffer Control logic data I/O address R/W OE CS Semiconductor Memory 4 RAM • RAM ñộng (DRAM: Dynamic RAM): – thông tin ñược lưu giữ trên một tụ cho một bit – ñọc/ghi thông tin thông qua một access transistor (hoặc pass transistor) – ñiện tích trên tụ bị dò (qua các tiếp giáp bán dẫn)  thông tin có thể bị mất  cần một mạch “refresh” ñịnh kỳ vài mili giây • RAM tĩnh (SRAM: Static RAM): – Cho phép ñọc và ghi thông tin – Không cần mạch làm refresh ñịnh kỳ như DRAM Semiconductor Memory 5 SRAM L1 Q1 Q2 L2 P1 P2 M1 M2 P3 P4 Q6Q5 Q4 Q7 Q3 DOUT VDD DIN R\W VDD RASCAS DOUT VDD DIN R\W DIN DIN R \WR\W DOUT Read/Write Amplifier DOUT Read/Write Amplifier A B Semiconductor Memory 6 • RAS: Row Address Select – lựa chọn hàng (tích cực cao) • CAS: Column Address Select – lựa chọn cột (tích cực cao) • P1, P2, P3, P4: pass transistor (access transistor) • M1, M2: active-load Semiconductor Memory 7 ðọc SRAM • Cell lưu giữ giá trị 1: – Q1 OFF: A = HIGH – Q2 ON: B = LOW • ðọc cell: – R\W = 0: Q3 ON – RAS = 1: P1 và P2 ON – CAS = 1: P3 và P4 ON – cực gate của Q7 ñược nối với GND thông qua P4, P2 và Q2: Q7 sẽ turn-off  D OUT = HIGH • Tương tự Semiconductor Memory 8 Viết SRAM • Cell lưu giữ giá trị 1: – Q1 OFF: A = HIGH – Q2 ON: B = LOW • Viết giá trị 0 vào cell: – R\W = 1: Q3 ON – RAS = 1: P1 và P2 ON – CAS = 1: P3 và P4 ON – DIN = 0: Q4 OFF, tuy nhiên Q4’ (của mạch read/write amplifier bên trái) sẽ ON (do sử dụng ñảo của DIN)  ñiện áp ñiểm A sẽ giảm  Q2 sẽ chuyển từ ON sang OFF  Q1 sẽ chuyển từ OFF sang ON – Q1 ON, Q2 OFF  cell lưu giữ giá trị 0 Semiconductor Memory 9 CY6264 SRAM 8K x 8 Semiconductor Memory 10 Chu kỳ ñọc Semiconductor Memory 11 Semiconductor Memory 12 Chu kỳ viết Semiconductor Memory 13 Semiconductor Memory 14 DRAM • DRAM: xuất hiện vào những năm 1970s • Ưu ñiểm: – Mật ñộ cao hơn SRAM – Công suất tiêu thụ nhỏ • Nhược ñiểm: – Tốc ñộ truy cập chậm hơn – Cần mạch refresh Semiconductor Memory 15 DRAM cell CL M CS word line bit line CL CS Thường C L gấp vài chục lần C S ( C S ~ 40fF, C L ~ 300fF) C L charge ñiện áp = 5V: Nếu C S ñược charge ñiện áp 4.5V (giá trị “1”)  khi cân bằng ñiện áp ~ 4.9V Nếu C S ñược charge ñiện áp 0V (giá trị “0”) khi cân bằng ñiện áp ~ 4.5V Semiconductor Memory 16 MD1 MS1 MS2 MS MS3 MS4 CD1 CS CS MC1 MP2 CS CD2 CS MC2 C1 CL CL SICAS P P P P SG VDD I/OI/O I/OI/O Row0 Row63 DT DB Row64 Row127 VDD Dummy row Dummy row DT DB DATA DATA MP1 Half bit line Half bit line MD2 Semiconductor Memory 17 ðọc RAM 1. Tín hiệu P = high, sau ñó P = low 2. Tín hiệu lựa chọn hàng tích cực high ñồng thời tín hiệu dummy row tích cực (nếu lựa chọn hàng phía trên thì Dummy row Bottom phải tích cực và ngược lại) 3. Tín hiệu SI (isolation signal) và SG (signal gate) tích cực high 4. Tín hiệu CAS tích cực Semiconductor Memory 18 ðọc DRAM • Precharge: – Tín hiệu P = high – MP1 và MP2 dẫn: CL của Half bit line ñược nạp ñến VDD – Cực D của MD1 và MD2 ñược charge ñến 0  CD1 và CD2 charge bằng 0 – Tín hiệu P = low: kết thúc precharge • Tín hiệu selected row ñược kích hoạt (1 trong 128 tín hiệu): Giả sử row63 ñược lựa chọn • Nếu cell lưu giá trị “1”: V CS = 4.5V • Nếu cell lưu giá trị “0”: V CS = 0V Semiconductor Memory 19 ñọc giá trị “1” ( V CS = 4.5V) • C L ñược nối với C S ñiện áp cân bằng VBLT ~ 4.9V • Tín hiệu DB tích cực  VBLB ~ 4.75V (do sự phân bố lại ñiện tích giữa C L và C D2 , charge 0) • Tín hiệu SI và SG tích cực: – M S , M S3 và M S4 dẫn – Do VBLT > VBLB  M S2 dẫn còn M S1 không dẫn  VBLT giữ nguyên giá trị, VBLB = 0. • Tín hiệu CAS tích cực: – DATA = VBLT = “1” – _DATA (ñảo của DATA) = VBLB = “0” Semiconductor Memory 20 ñọc giá trị “0” • Phân bố lại ñiện tích giữa V_{CL} và V_{CS}  VBLT = 4.5V • Phân bố lại ñiện tích giữa V_{CD2} và C_L  VBLB = 4.75V • Tín hiệu SI và SG tích cực: – M S , M S3 và M S4 dẫn – Do VBLT < VBLB  M S1 dẫn còn M S2 không dẫn  VBLB giữ nguyên giá trị, VBLT = 0. • Tín hiệu CAS tích cực: – DATA = VBLT = “0” – _DATA (ñảo của DATA) = VBLB = “1” . các phần tử nhớ về unprogrammed state, các ñiện tử cần ñược giải phóng khỏi floating gate. ðiều này ñược thực hiện bởi tác ñộng của tiu cực tím lên phần tử nhớ (cỡ 20 phút). Các ñiện tử khi nhận. vào cựa gate thì sẽ hình thành kênh dẫn giữa D và S • ðể lập trình cho phần tử nhớ thì floating gate cần phải ñược nạp ñiện sao cho muốn hình thành kênh dẫn giữa D và S thì ñiện áp ñặt vào control. Semiconductor Memory 1 Bộ nhớ bán dẫn Nguyễn Quốc Cường – 3I Semiconductor Memory 2 Nội dung • RAM tĩnh • RAM ñộng • ROM / PROM