Đang tải... (xem toàn văn)
linh kiện điện tử công suấtcông ty sản xuất linh kiện điện tửchế tạo linh kiện điện tửdự án hoàn thiện công nghệ chế tạo động cơ điện phòng nổ có cấp công suất từ 0giáo trình công nghệ chế tạo linh kiện điện tửcông nghệ chế tạo linh kiện điện tửgiáo trình công nghệ chế tạo mạch vi điện tửcông nghệ chế tạo vi mạch điện tửcông nghệ chế tạo vi điện tửcông nghệ chế tạo mạch vi điện tử
TRƢỜNG ĐẠI HỌC NHA TRANG TRẦN TIẾN PHỨC CÔNG NGHỆ CHẾ TẠO LINH KIỆN ĐIỆN TỬ NANÔ KHÁNH HÒA - 2011 1 MỞ ĐẦU Công nghệ nanô là chương trình Quốc gia (National Nanotechnology Initiative - NNI) của nhiều nước trên thế giới. Nhiều quốc gia đã đặt Công nghệ Nanô ngang hàng với Công nghệ Thông tin và Công nghệ Sinh học. Tuy mới phát triển song nhiều thành tựu của Công nghệ Nanô đã nhanh chóng được ứng dụng trong sản xuất để tạo ra các sản phẩm mới. Từ vai trò và tác động của Công nghệ Nanô đến các lĩnh vực khác mà rất nhiều vấn đề vẫn đang được nghiên cứu, thảo luận. Về mặt thuật ngữ, Mihail C. Roco là người chịu trách nhiệm trước Quỹ Khoa học Quốc gia về Công nghệ Nanô của Mỹ đã đưa ra một định nghĩa hạn chế. Theo đó, Công nghệ Nanô là những vấn đề liên quan đến vật liệu và hệ thống có tính chất: - Về kích thước, theo một chiều nào đó phải có độ lớn trong khoảng 1 đến 100nm. - Chúng được tạo ra bởi quá trình mà con người có thể kiểm tra được. - Chúng cho phép liên hợp thành các thực thể lớn hơn. Điện tử học nanô là một lĩnh vực ứng dụng chịu áp lực mạnh nhất so với nhiều khoa học khác. Những đòi hỏi của thực tế là: thu nhỏ kích thước linh kiện, giảm công suất tiêu thụ, tăng khả năng tiêu tán nhiệt, tăng số linh kiện trên mỗi chíp đơn, mở rộng điều kiện làm việc (dải nhiệt độ, áp suất ). Công nghệ linh kiện điện tử nanô đi theo hai hướng: - Phương pháp từ trên đỉnh xuống (top-down), tiếp tục thu nhỏ các khối vật liệu và liên kết chúng trên cơ sở của hiệu ứng mới nhằm đạt được tham số mong muốn. - Phương pháp từ dưới đáy lên (bottom-up) kết hợp từng nguyên tử hay phân tử riêng lẻ để tạo nên sản phẩm có cấu trúc với tính chất mong muốn. Tài liệu này chủ yếu trình bày những vấn đề liên quan đến quá trình công nghệ linh kiện điện tử nanô theo hướng tiếp cận từ trên xuống. Hướng công nghệ này đang và sẽ được thực hiện vì những tiền đề sẵn có và những cải tiến mang tính đột phá. 2 Hướng công nghệ từ dưới đáy lên (bottom-up) sẽ được trình bày trong một số bài báo sau do nó là vấn đề đang được nghiên cứu rất sôi động trên thế giới mà những kết quả mới chỉ là bước đầu. Một lần nữa, công nghệ linh kiện điện tử nanô là một lĩnh vực đang phát triển rất nhanh, nhiều vấn đề vẫn còn đang tiếp tục nghiên cứu phát triển nên không thể trình bày được trọn vẹn. Tác giả rất mong nhận được nhiều ý kiến trao đổi, góp ý của Bạn đọc. 3 Chương 1 CÁC PHƢƠNG PHÁP CÔNG NGHỆ CHỦ YẾU TRONG CHẾ TẠO LINH KIỆN ĐIỆN TỬ 1.1 KHÁI QUÁT Có ba nhóm phương pháp chủ yếu trong công nghệ linh kiện điện tử micro và nanô: phương pháp cộng (thêm vật liệu vào mẫu chế tạo); phương pháp trừ (loại bỏ bớt vật liệu ra khỏi mẫu chế tạo) và phương pháp thay đổi (cả thêm và bớt vật liệu tùy theo công đoạn). Mỗi nhóm lại có nhiều giải pháp cụ thể được trình bày chi tiết hơn trong bảng 1.1. Bảng 1.1: Các phương pháp công nghệ linh kiện điện tử Phƣơng pháp cộng Phƣơng pháp trừ Phƣơng pháp thay đổi a) Lắng đọng màng mỏng - Lắng đọng thổi - Lắng đọng bay hơi - Lắng đọng hòa tan - Epitaxy chùm phân tử b) Kỹ thuật in - In phun - In vi tiếp xúc c) Phát triển tự tổ chức - Phản ứng hoá học chọn lọc - Phát triển sinh học của tế bào d) Lắp ráp - Gắn wafer - Công nghệ lắp bề mặt - Các phương pháp liên kết và nối dây a) Xử lý bức xạ - Phơi sáng cản quang - Làm cứng polymer b) Ủ nhiệt - Kết tinh - Khuếch tán - Thay đổi pha c) Xử lý tia ion - Nuôi cấy ion - Vô định hình hoá d) Thay đổi cơ học - Tạo hình bằng plastic - Thao tác đầu dò quét a) Ăn mòn - Ăn mòn axít - Ăn mòn bằng chùm ion - Ăn mòn ion phản ứng - Xử lý nhiệt và bức xạ - Cắt bỏ bằng laser - Ăn mòn bằng tia lửa b) Hỗ trợ loại bỏ vật liệu - Đánh bóng cơ hoá - Đục - Khoan - Tạo rãnh Để sản xuất một sản phẩm linh kiện điện tử phải qua nhiều bước và ứng dụng các phương pháp nêu trên. Các phương pháp công nghệ luôn được cải tiến và đổi mới nhằm tạo ra sản phẩm nhiều hơn, tốt hơn mà giá thành hạ. 4 1.2 CÔNG NGHỆ CMOS Hình 1.1 phác thảo một chuỗi những bước để chế tạo mạch tích hợp Si CMOS. Có hai pha điển hình là: pha thiết kế và pha chế tạo. Cả thiết kế và chế tạo đều là những lĩnh vực liên quan đến kiến thức nhiều ngành (vật lý, điện tử, tin học, cơ khí, ). Các bước chủ yếu được mô tả ở hình 1.1. 1.2.1 Các bƣớc trong pha thiết kế Thiết kế hệ thống Phải lý giải 100% hệ thống sắp thiết kế, hiểu rõ nguyên lý hoạt động của nó. Phải dựa trên các tiêu chí cần đạt như tốc độ xử lý, mức tiêu thụ năng lượng, lược đồ khối, cách bố trí chân linh kiện, các điều kiện vật lý như kích thước, nhiệt độ, điện áp. Pha thiết kế Pha chế tạo Thiết kế hệ thống Thiết kế chức năng Thiết kế logic Thiết kế mạch điện Thiết kế kiến trúc Thiết kế mặt nạ Chế tạo mặt nạ Chuẩn bị Wafer Xử lý Wafer Kiểm tra, đóng gói Hình 1.1: Các bước để chế tạo vi mạch 5 Thiết kế chức năng Dựa trên kết quả tính toán và sự luân chuyển dữ liệu giữa các thanh ghi mà chưa cần chý ý đến cấu tạo chi tiết của mạch điện. Công đoạn này chủ yếu dùng các phần mềm để thiết kế (Verilog-HDL, VHDL ) Thiết kế logic Chuyển các chức năng đã thiết kế ở phần “chức năng” xuống mức logic. Những công cụ (tool) trong các phần mềm sẽ thực hiện lệnh này của người thiết kế. Công đoạn này đòi hỏi tính nhạy cảm và kinh nghiệm của người thiết kế thì hệ thống mới tối ưu. Thiết kế mạch Chuyển từ mức logic xuống từng linh kiện cụ thể. Các công cụ (tool) chuyên dụng trong phần mềm sẽ tự động thực hiện công đoạn này theo lệnh của người thiết kế. Tuy nhiên, người thiết kế phải hiểu rõ cấu tạo và nguyên lý làm việc của phần tử mạch điện (transistor, diôt, điện trở). Phải kiểm tra hoạt động của mạch điện bằng mô phỏng để phát hiện lỗi nếu có. Thiết kế kiến trúc Dùng phần mền CAD để chuyển bản vẽ mạch điện thành dạng bố trí vật liệu, hình thành linh kiện và nối dây giữa chúng. Trong công đoạn này phải tuân thủ theo hệ số của một kích thước chuẩn đã định trước. Nếu chọn chuẩn là 75nm thì mọi kích thước linh kiện phải dùng bội số của chỉ số này. Cuối công đoạn này phải dùng mô phỏng để phát hiện lỗi nếu có. Thiết kế mặt nạ Chuyển dữ liệu dạng bản vẽ kiến trúc linh kiện thành ảnh các mặt cắt lớp để sản xuất mặt nạ. 1.2.2 Các bƣớc trong pha chế tạo Sản xuất mặt nạ Mặt nạ đóng vai trò như khuôn để đúc nên sản phẩm hay như tấm phim đã chụp để in ảnh. Công nghệ sản xuất mặt nạ hiện đại chủ yếu dùng chùm tia electron năng lượng 6 cao chiếu vào màng mỏng Cr trên nền thủy tinh. Mạch được thiết kế càng nhiều tầng chồng lên nhau thì càng cần nhiều mặt nạ. Chế tạo Wafer Wafer là một tấm nền để xây dựng mạch điện, linh kiện trên đó. Wafer thường bằng silic nguyên chất được pha thêm tạp chất theo chỉ định để hình thành bán dẫn rồi cắt thành từng tấm mỏng có đường kính 200 đến 300 mm, độ dày cỡ 750m. Xử lý Wafer Việc xử lý Wafer thực hiện trong phòng siêu sạch với nhiều công nghệ khác nhau như trong bảng 1.1. Kiểm tra - Đóng gói - Xuất xưởng Sau nhiều bước xử lý trên wafer, một mạch điện tử được hình thành. Dùng kim loại để nối chân linh kiện ra ngoài. Dùng vật liệu cách điện tạo vỏ và ghi nhãn sản phẩm. Kiểm tra sản phẩm trước khi xuất xưởng. 1.3 CÔNG NGHỆ NANÔ Có hai cách tiếp cận linh kiện và mạch ở thang dưới 100 nm. - Cách thứ nhất, dựa trên việc cải tiến công nghệ CMOS thông thường - tiếp cận từ trên xuống (top–down). Trong đó, các công đoạn xử lý quang học phải giảm bước sóng ánh sáng (vùng cực tím hoặc tia x). Độ phân giải bị giới hạn bằng nửa bước sóng sử dụng. - Cách thứ hai, bắt đầu từ những nguyên tử và phân tử riêng biệt qua quá trình tự tổ chức hay tự kết hợp bằng vật lý hoặc phản ứng hoá học để nhận được cấu trúc mong muốn - tiếp cận từ dưới lên (bottom-up). Các thiết bị để thực hiện theo cách này rất tinh vi, phức tạp và đắt tiền. Cách tiếp cận lai đề nghị sử dụng kết hợp để thực hiện cấu trúc nanô nhằm tận dụng công nghệ micro và giảm chi phí đầu tư thiết bị mới [1,2]. 7 Chương 2 PHƢƠNG PHÁP LẮNG ĐỌNG MÀNG 2.1 KHÁI QUÁT Lắng đọng các lớp màng mỏng trên chất nền khác nhau là bước chủ yếu trong lĩnh vực công nghệ vi điện tử và điện tử nanô. Có thể lắng đọng bằng phương pháp thổi, bay hơi, hòa tan hay epitaxy chùm phân tử.[1]. Lắng đọng từ pha bay hơi có bản chất từ vật lý hay hóa học (Chemical Vapor Deposition - CVD) . Phương pháp vật lý được đặc trưng bằng một nguồn hạt xác định bay hơi tự do trong chân không tới bám vào chất nền. Đối với phương pháp hoá học, phân tử tiền thân choán thùng phản ứng khi bay hơi, phân ly tại mặt chất nền nóng và giải phóng các nguyên tử quan tâm. Bảng 2.1: Một số đặc trưng của quá trình lắng đọng bay hơi Lĩnh vực Vật lý Hoá học Phương pháp Bốc hơi Epitaxy chùm phân tử (MBE) Thổi Lắng đọng xung laser (PLD) CVD CVD hữu cơ kim loại (MOCVD) Cơ chế tác động Nhiệt năng Xung lượng Nhiệt năng Phản ứng Tốc độ lắng đọng Cao, tới 75.10 4 0 A /phút Thấp (trừ kim loại tinh khiết) Vừa phải Từ mức vừa phải đến 2500 0 A /phút Phần tử lắng đọng Nguyên tử và ion Nguyên tử và ion Nguyên tử, ion và các nhóm Các phân tử tiền chất phân ly thành nguyên tử Năng lượng Thấp, 0,1 tới 0,5 eV Có thể cao 1 - 100 eV Thấp tới cao Thấp hay cao với bổ sung plasma Kích thước wafer Lớn tuỳ ý Lớn tuỳ ý Hạn chế Lớn tuỳ ý Lắng đọng từ hoà tan hoá học (Chemical Solution Deposition - CSD) và phương pháp Langmuir-Blodget cho màng hữu cơ đơn phân tử. Có thể kết hợp với nguồn điện (như mạ điện) hay nhiệt (phun nhiệt) để tăng nhanh quá trình lắng đọng. 8 Bảng 1.2 cung cấp các tham số đặc trưng của các phương pháp lắng đọng phân chia theo hai lĩnh vực vật lý và hóa học. 2.2 CƠ SỞ LÝ THUYẾT CỦA LẮNG ĐỌNG MÀNG 2.2.1 Động lực học chất khí Áp suất khí trong hệ thống là một trong các thông số cơ bản cần phải được kiểm soát trong khi lắng đọng màng vì nó có quan hệ với quảng đường tự do trung bình của nguyên tử hay phân tử. Trong đó, d – đường kính phân tử, N – nồng độ chất khí. Với chất khí lý tưởng: N=p/k B T và k B – hằng số Boltzmann, ta thu được: Tại áp suất 0,5.10 -3 mbar, một phân tử khí có độ dài quãng đường tự do khoảng 20cm. Mức chân không này là vừa phải trong công nghệ. Số các nguyên tử dư va chạm vào bề mặt đang hình thành và ảnh hưởng lên độ tinh khiết của màng nếu chúng kết hợp được với nhau. Số này có thể được biểu diễn bằng: m i là khối lượng nguyên tử hoặc phân tử. Những kết quả điển hình được tóm tắt trong bảng 2.2. Kết quả cho thấy, muốn có một màng sạch cần chân không cực cao (Ultra High Vacuum - UHV, hơn 10 9 mbar). 2 2 1 Nd (2.1) 2 2 pd Tk B (2.2) Tmk pN iB ii 2 1 (2.3) Hình 2.1: Sơ đồ của một hệ thống lắng đọng 9 Quãng đường tự do trung bình của các phân tử trở nên càng quan trọng khi lắng đọng vào cấu trúc nhỏ. Khi so sánh các cấu trúc dưới micron với độ dài quãng đường trung bình ở bảng 2.2 ta thấy độ chân không liên quan đến quảng đường tự do trung bình của các phân tử trở nên lớn hơn nhiều so với kích thước của cấu trúc. Bảng 2.2: Các tham số của khí dư ở 25 0 C trong chân không cho lắng đọng màng p, mbar Quãng đường tự do trung bình (trước khi va chạm) Số va chạm/giây (giữa các phân tử) Phân tử/(cm 2 s) (dán bề mặt) Lớp đơn/s 10 0 6,8.10 -3 6,7.10 6 2,8.10 20 3,3.10 5 10 -3 6,8.10 0 6,7.10 3 2,8.10 17 3,3.10 2 10 -6 6,8.10 3 6,7.100 2,8.10 14 3,3.10 -1 10 -9 6,8.10 6 6,7.10 -3 2,8.10 11 3,310 -4 2.2.2 Nhiệt động học Đa số các màng lắng đọng ứng dụng trong công nghệ linh kiện điện tử là ở thể rắn. Để tạo màng mỏng các đơn chất hay hợp chất, cần nắm được giản đồ pha một cách chính xác và đầy đủ. Việc chuyển từ pha rắn - lỏng - khí hay ngược lại luôn phụ thuộc vào nhiệt độ, áp suất và các tham số cấu trúc của chính các chất đó. 2.2.3 Các kiểu phát triển màng Tạo một màng kết tinh trên mặt của cùng vật liệu gọi là đồng cấy ghép. Tạo một màng trên mặt vật liệu khác gọi là cấy ghép khác loại. Trong trường hợp này cần quan tâm tới hai thông số của vật liệu là năng lượng bề mặt và thông số mạng của hai vật liệu. Năng lượng bề mặt, trục định hướng tinh thể thường có sẵn trong các bảng tra cứu của vật liệu. Nếu có sự không phù hợp mạng giữa chất nền và màng, thì phải thêm một lớp phụ để bổ sung năng lượng sức căng gọi là kiểu phát triển Stranski-Krastanov. Vai trò của năng lượng sức căng và năng lượng bề mặt được thể hiện trong biểu thức (2.4). trong đó k - môđun khối, - sức căng. W = W surf + W relax = const 1 d 2 – const 2 k 2 d 3 (2.4) [...]... Chùm tia điện tử này có thể được sử dụng để viết một cấu trúc mong muốn vào chất cản hoặc sử dụng quang học điện tử thích hợp để thực hiện lithography chiếu điện tử 3.5.1 Viết trực tiếp bằng chùm điện tử Các điện tử được tạo thành chùm tia và gia tốc tới một vị trí xác định trên bề mặt wafer Một hệ thống chùm tia điện tử bao gồm nguồn điện tử hay súng bắn điện tử, hệ thống quang điện tử (cột điện tử) ,... quan trọng trong công nghệ linh kiện điện tử nanô Nhiều công trình nghiên cứu đã được công bố ở các nước: Mỹ (EUV-LLC/VNL) năm 1997 [5], Nhật bản trong chương trình ASET [6], Châu Âu trong dự án EUCLIDES [7] Trong EUV được sử dụng Hình 3.10 trình bày toàn bộ sơ đồ của hệ thống phơi sáng EUV Hình 3.10: Sơ đồ của hệ thống phơi sáng EUV Bước sóng 13-14 nm, các gương phản xạ Bragg được chế tạo lặp lại hơn... trên mặt nạ sẽ có kích thước như trên wafer Điều này làm cho việc chế tạo mặt nạ rất phức tạp khi bia là dải dưới 100 nm 34 Hình 3.15: Các cấu trúc cản trên mẫu với độ sâu tiêu điểm cao của lithography tia x gần 3.5 LITHOGRAPHY CHÙM ĐIỆN TỬ Để đạt khả năng phân giải dưới 100 nm ta thay bằng loại bức xạ hạt tích điện như điện tử Các điện tử dễ dàng được sinh ra bằng phát xạ nhiệt hoặc bằng phát xạ hiệu... nm, không sinh ra mảnh vỡ là nguồn đồng bộ synchrotron Nguyên lý của nguồn là những điện tử được gia tốc trên một đường dẫn hình tròn và do đó phát ra bức xạ hãm Nhưng nguồn synchrotron rất đắt và khó che chắn do đó giá thành lithography rất cao 30 Vấn đề nguồn nào sẽ được sử dụng trong công nghệ linh kiện điện tử nanô vẫn đang còn được tiếp tục nghiên cứu [3,4] 3.2.3 Vật liệu mặt nạ và hệ thống quang... tử, hệ thống quang điện tử (cột điện tử) , giá wafer cơ học và một hệ thống điều khiển Hình 3.16 là sơ đồ lithography điện tử 35 Hình 3.16: Sơ đồ toàn cảnh của một công cụ lithography chùm điện tử Súng điện tử được có thể là các nguồn nhiệt hay nguồn phát xạ Trong nguồn nhiệt, điện tử được phát ra bằng nung nóng vật liệu nguồn như Vonphram (W) hoặc hexabo lantan (LaB6) LaB6 có độ chói cao (105(A/cm2)/stedian)... thị màn hình phẳng, linh kiện quang học, linh kiện quang phi tuyến và cuối cùng là lĩnh vực rộng của điện tử phân tử Tóm lại, các phương pháp lắng đọng màng đã được phát triển cho độ chính xác cao đối với đối với hầu hết các vật liệu quan tâm Do đó, sự chọn lựa phương pháp tối ưu phụ thuộc vào yêu cầu thực tế, sản xuất hay nghiên cứu Trong thực tế, ranh giới giữa những phương pháp tạo màng mỏng là không... thước wafer, điều khiển độ dày của màng trên địa hình linh kiện phức tạp như các mạch thang ULSI Khó khăn của phương pháp này sẽ tăng lên khi yêu cầu nhiều tiền chất, các thông số của quy trình rất phức tạp Tạo màng siêu mỏng đến từng lớp phân tử bằng phản ứng hóa học là bước quan trọng trong công nghệ nanô Những nghiên cứu để điều khiển quá trình tạo 16 thành lớp bao gồm cấy ghép chùm xung kim loại... (105(A/cm2)/stedian) và thời gian sống khoảng1000 giờ Vonphram có độ chói thấp hơn (104(A/cm2)/stedian) nhưng có ưu điểm không yêu cầu chân không cao Trong tực tế, LaB6 là nguồn chuẩn để tạo chùm tia điện tử Trong cột điện tử, các điện tử được tạo thành chùm với đường kính hay dạng xác định nhờ các thấu kính hội tụ có độ mở khác nhau Các phần khác của cột như đóng và mở chùm tia, hệ thống làm lệch chùm tia để tác... khác là các phản ứng MOD điển hình Cấu trúc vi mô tạo thành trong quá trình CSD phụ thuộc mạnh vào nhiệt động học và động lực học của phản ứng ở trạng thái vô định hình trung gian hoặc trạng thái tinh thể nanô sau khi nhiệt phân Nhờ vốn đầu tư thấp và xử lý đơn giản, Kỹ thuật CSD được sử dụng rộng rãi và cũng được ứng dụng cho vi điện tử và điện tử nanô với độ tích hợp ở mức thấp Những ưu điểm của... phơi sáng dài hàng giờ, không thích hợp cho sản xuất công nghiệp Hai là kim loại anôt phun ra làm nhiễm bẩn công cụ phơi sáng và wafer giảm tuổi thọ của dụng cụ Do có ưu điểm về độ phân giải tốt để ứng dụng trong công nghệ nanô nên nhiều công trình đang tiếp tục nghiên cứu để khắc phục khuyết điểm của lithography tia x nêu trên Nguồn plasma được tạo nên bằng laser (LPP) bao gồm một xung laser được . PHÁP CÔNG NGHỆ CHỦ YẾU TRONG CHẾ TẠO LINH KIỆN ĐIỆN TỬ 1.1 KHÁI QUÁT Có ba nhóm phương pháp chủ yếu trong công nghệ linh kiện điện tử micro và nanô: phương pháp cộng (thêm vật liệu vào mẫu chế. thước linh kiện, giảm công suất tiêu thụ, tăng khả năng tiêu tán nhiệt, tăng số linh kiện trên mỗi chíp đơn, mở rộng điều kiện làm việc (dải nhiệt độ, áp suất ). Công nghệ linh kiện điện tử nanô. TRƢỜNG ĐẠI HỌC NHA TRANG TRẦN TIẾN PHỨC CÔNG NGHỆ CHẾ TẠO LINH KIỆN ĐIỆN TỬ NANÔ KHÁNH HÒA - 2011 1 MỞ ĐẦU Công nghệ nanô là chương trình Quốc gia (National Nanotechnology