Thông tin tài liệu
1 ĐẠI HỌC TÔN ĐỨC THẮNG ĐIỆN TỬ 1 ThS. Nguyễn Thy Linh Nội dung: Chương 5: Mạch transistor ghép liên tầng 5.1. Transistor ghép cascading; 5.2. Mạch khuếch đại vi sai; 5.3. Cách ghép darlington; 5.4. Mạch khuếch đại ghép cascode. 2 11 1 1 1 1 BB BE CQ b E VV I R R 1 1 1 1 () CEQ CC CQ E C V V I R R 22 2 2 2 2 BB BE CQ b E VV I R R 2 2 2 2 () CEQ CC CQ E C V V I R R 5.1. Transistor ghép cascading Phân tích DC 3 Transistor ghép cascading Phân tích AC 4 1 ' 1 ' 1 2 ' 2 ' 21 2 22 1 1 2 2 ieb b ieb bfe LC Cfe i b b b b L i L i hR R hR Rh RR Rh i i i i i i i i A 5.2. Mạch khuếch đại vi sai Giả sử 2 TST giống nhau V E1 = V E2 = (I E1 + I E2 )R e – V EE = 2I E1 R e – V EE = 2I E2 R e – V EE 5 12 0.7 2/ EE EQ EQ e b fe V II R R h Mạch khuếch đại vi sai Phân tích tín hiệu nhỏ i 0 = (i 1 + i 2 )/2 và i = i 2 – i 1 i 1 = i 0 – (i/2) và i 2 = i 0 + (i/2) Dùng phương pháp chồng chập Mode chung: i 1 = i 2 = i 0 Mode vi sai: i 2 = - i 1 = i/2 6 Mode chung: Do tính đối xứng: i e1c = i e2c i Re = 2i e1c = 2i e2c v e = (2R e )i e2c 7 0 2 2/ b ec e ib b fe Ri i R h R h Mode vi sai: i e1d = - i e2d i Re = 0 v e = 0 Ngắn mạch R e 8 2 2( / ) b ed ib b fe Ri i h R h - Chồng chập: 9 2 2 2 0 2 / 2( / ) bb e e c e d e ib b fe ib b fe RR i i i i i R h R h h R h 2 c L ie c o d d cL R i i A i A i RR 2/ cb c c L e ib b fe RR A R R R h R h 2( / ) cb d c L ib b fe RR A R R h R h Tỷ số triệt tín hiệu đồng pha (Common Mode Rejection Ratio – CMRR) Mạch khuếch đại vi sai lý tưởng: A c = 0: i L = A d i Mạch thực tế: 10 2/ 2( / ) / e ib b fe de c ib b fe ib b fe R h R h AR CMRR A h R h h R h [...]... I CQ1 I CQ1 h fe1 ( Rb / h fe1 ) h fe 2 RC h fe1Rb iL h fe 2 Rc Ai ii Rc RL ( Rb / h fe1 ) hib1 hie 2 Rc RL Rb 2h fe1hib1 Rc Rb Ai (h fe1h fe 2 ) Rc RL Rb 2hie1 13 5.4 Mạch khuếch đại ghép cascode R1 VB1 Vcc R1 R2 R3 VE1 VB1 VBE1 VB1 0.7 VB1 0.7 I C1 IC 2 Re VB 2 R1 R2 Vcc R1 R2 R3 VE 2 VB 2 VBE 2 VB 2 0.7 VCE1 VC1 VE1 (VE 2 RC I C1...5.3 Cách ghép darlington 11 VBB VCC I CQ 2 R1 ; Rb R1 / / R2 R1 R2 VBB 1.4 Re Rb / (h fe1h fe 2 ) VCC VCE 2 RC ( I C1 I C 2 ) RE I E 2 I C1 I E1 I B 2 I C 2 / h fe 2 I C 2 12 VT VT . Linh Nội dung: Chương 5: Mạch transistor ghép liên tầng 5.1. Transistor ghép cascading; 5.2. Mạch khuếch đại vi sai; 5.3. Cách ghép darlington; 5.4. Mạch khuếch đại ghép cascode. 2 11 1 1 1 1 BB. BE CQ b E VV I R R 2 2 2 2 () CEQ CC CQ E C V V I R R 5.1. Transistor ghép cascading Phân tích DC 3 Transistor ghép cascading Phân tích AC 4 1 ' 1 ' 1 2 ' 2 ' 21 2 22 1 1 2 2 ieb b ieb bfe LC Cfe i b b b b L i L i hR R hR Rh RR Rh i i i i i i i i A 5.2 Ratio – CMRR) Mạch khuếch đại vi sai lý tưởng: A c = 0: i L = A d i Mạch thực tế: 10 2/ 2( / ) / e ib b fe de c ib b fe ib b fe R h R h AR CMRR A h R h h R h 5.3. Cách ghép darlington 11 12 1 12 12 2 12 2
Ngày đăng: 07/08/2014, 15:22
Xem thêm: MẠCH TRANSISTOR GHÉP LIÊN TẦNG potx, MẠCH TRANSISTOR GHÉP LIÊN TẦNG potx