Ch đ ế ộ ho t ạ đ ngộ vào ra MR CP DS 1 DS 2 Q 0 Q 1 -Q 7 Reset L x x x L L - L D ch ị chuy n ể ph iả H H H H L L H H h h l h l l l h q 0 - q 6 q 0 - q 6 q 0 - q 6 q 0 - q 6 H: m c cao(1), L:m c th p(0), : c nh lênứ ứ ấ ạ h: m c cao ngay tr c khi có c nh lên c a đ ng hứ ướ ạ ủ ồ ồ l: m c th p ngay tr c khi có c nh lên c a đ ng hứ ấ ướ ạ ủ ồ ồ q: tr ng thái ngõ vào ngay tr c khi có c nh lên c a đ ng hạ ướ ạ ủ ồ ồ  IC 4731B g m 4 ghi d ch gi ng nhau có chung ngu n ồ ị ố ồ VCC và đ t. M i ghi d ch g m 64 t ng FF n i ti p, ngõ ấ ỗ ị ồ ầ ố ế vào n i ti p vào t ng đ u , ngõ ra n i ti p là ngõ ra c a ố ế ầ ầ ố ế ủ FF cu i cùng và ngõ vào đ ng h đáp ng c nh xu ngố ồ ồ ứ ở ạ ố  Công d ng c a ghi d ch là trì hoãn d li u 64 chy kỳụ ủ ị ữ ệ 5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSIỊ Ệ 1. Ghi d ch CMOS:ị 4731B: B n ghi d ch 64 bit vào n i ti p ra n i ti p:ố ị ố ế ố ế  Ký hi u IEEE/ANSI khác v i ký hi u th ng, ví d ệ ớ ệ ườ ụ ở 74164  Ph n trên hai khuy t là ph n đi u khi n và ph n d i ầ ế ầ ề ể ầ ướ đ c chia làm 8 vùng h p bi u th 8bitượ ẹ ể ị  MR tác đ ng m c th p, CP( clock pulse) tác đ ng ộ ở ứ ấ ộ ở c nh lênạ  ngõ đ ng h vào ghi d ch C1 ý nói đ ng h này ch Ở ồ ồ ị ồ ồ ỉ tác đ ng lên FF có s 1 đi tr c. D u / sau C1 là đ ly ộ ố ướ ấ ể cách C1 v i ớ  là c nh tác đ ng c a đ ng h . ạ ộ ủ ồ ồ 5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSIỊ Ệ 1. Ký hi u IEEE/ANSI c a ghi d ch:ệ ủ ị  Đ ng h t o s d ch chuy n cho các bit d ồ ồ ạ ự ị ể ữ li u đang l u theo chi u Q0 đ n Q7ệ ư ề ế  vùng đ u tiên c a ph n d i 2 khuy t có 2 Ở ầ ủ ầ ướ ế ngõ vào d li u A,B và ngõ ra Q0. D u 1 đ ch ữ ệ ấ ể ỉ d li u 1 các vùng khác gi ng nh vùng đ u ữ ệ ố ư ầ nên ko c n ghi ra. => Đ ng h tác đ ng lên t t ầ ồ ồ ộ ấ c FF.ả 5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSIỊ Ệ 1. Ký hi u IEEE/ANSI c a ghi d ch:ệ ủ ị 5.9 NG D NG GHI D CHỨ Ụ Ị Gi i thi u:ớ ệ  ng d ng c b n và cung khá ph bi n c SR ứ ụ ơ ả ổ ế ả l l u tr d li u.SR n bit l u tr đ c n bit ầ ư ữ ữ ệ ư ữ ượ d li u m t th i gian mà ch ng nào m ch còn ữ ệ ộ ờ ừ ạ đ c cung c p đi nượ ấ ệ  D ch chuy n d li u la kh năng c b n th ị ể ữ ệ ả ơ ả ứ 2.D ch chuy n thì có d ch chuy n ph i,d ch ị ể ị ể ả ị chuy n trái,d ch chuy n vòng quanh.ể ị ể 5.9 NG D NG GHI D CHỨ Ụ Ị 1. L u tr và d ch chuy n d li u:ư ữ ị ể ữ ệ 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 1 01 1 (a) S ch nố ẵ d ch chuy n ph i 1 bitị ể ả d ch chuy n trái 1 bitị ể B1 b2 b3 b4 b5 b6 b7 b8 Ví d d ch bit:ụ ị 5.9 NG D NG GHI D CHỨ Ụ Ị 1. L u tr và d ch chuy n d li u:ư ữ ị ể ữ ệ 5.9 L U TR VÀ D CH CHUY N D LI UƯ Ữ Ị Ể Ữ Ệ 1. T o ký t ho c d ng đi u khi n:ạ ự ặ ạ ề ể Dùng đ t o tín hi u (d ng sóng) tu n ể ạ ệ ạ ầ hoàn ra n i ti p.ố ế Thay đ i d ng sóng b ng cách thay đ i mã ổ ạ ằ ổ s nh phân n p vào ghi d ch,và thay đ i ố ị ạ ị ổ chu kỳ sóng b ng cách thay đ i t c đ ằ ổ ố ộ đ ng h mà đ i v i các ghi d ch có th t 0 ồ ồ ố ớ ị ể ừ đ n 200MHzế MÁY TÍNH 1 D ữ li u ệ 8bit Ghi d ch ị song song sang nôi ti pế Ghi d ch ị n i ố ti p ế sang song song MÁY TÍNH 2 5.9 L U TR VÀ D CH CHUY N D LI UƯ Ữ Ị Ể Ữ Ệ 1. Chuy n đ i d li u t n i ti p sang song song và ng c l i:ể ổ ữ ệ ừ ố ế ượ ạ . cùng và ngõ vào đ ng h đáp ng c nh xu ngố ồ ồ ứ ở ạ ố  Công d ng c a ghi d ch là trì hoãn d li u 64 chy kỳụ ủ ị ữ ệ 5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSIỊ Ệ 1. Ghi d ch CMOS:ị 4731B: B n ghi d. b6 b7 b8 Ví d d ch bit:ụ ị 5 .9 NG D NG GHI D CHỨ Ụ Ị 1. L u tr và d ch chuy n d li u:ư ữ ị ể ữ ệ 5 .9 L U TR VÀ D CH CHUY N D LI UƯ Ữ Ị Ể Ữ Ệ 1. T o ký t ho c d ng đi u khi n:ạ ự ặ ạ ề ể Dùng đ. ầ nên ko c n ghi ra. => Đ ng h tác đ ng lên t t ầ ồ ồ ộ ấ c FF.ả 5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSIỊ Ệ 1. Ký hi u IEEE/ANSI c a ghi d ch:ệ ủ ị 5 .9 NG D NG GHI D CHỨ Ụ Ị Gi i thi u:ớ ệ  ng