Dưới ñây thêm vài ví dụ về các lệnh trong vận hành của SDLC (không ghi lại mã) Dạng tổng quát của một lệnh A , C/R P/F (0) A ñịa chỉ trạm thứ cấp C/R Lệnh hỏi hoặc lời ñáp Khoảng trống dùng cho số Ns, có thể thêm dấu ( ) vào nếu cần P/F Poll ho ặc Final bit (P = On = Off, tương tự cho F) (0) số Nr (nếu cần) 1/ Trạm thứ cấp ñược nối vào ñường dây và trao ñổi khung I, U : B , RR - P(0) → A Polls B ← B , RIM - F B Request Initialization B , SIM - P → A Sets B to initialization mode ← B , UA - F B Acknowledges  B is brought online through system ↓ procedures when initialization complete B , SNRM - P → A Set B 's response mode.Nr and Ns counts are reset to 0 ← B , UA - F B Acknowledges B , RR - P(0) → A Polls B for transmission B , I(0) (0) → Duplex exchange of numbered I - Frame  ← B , I(0) (0) B , I(1) (0) →  A Sends frame 1 B , I(2) (0) →  A Sends frame 2. B confirms frame 0-1  ← B , I(1) (2) and sends frame 1 B , I(3) (1) →  A confirms frame 0 and sends frame 3  ← B , I(2) F(3) B confirms frame 2 and sends frame 2 B , RR - P(3) →  A confirms frame 1-2 and Poll B ← B , RR - F(4) B confirms frame 3 ( B remains in NRM) - 2/ Trạm thứ cấp bận : B , I(4) (3) → A sends numbered I - Frames B , I(5) (3) → B , I(6) (3) → B , I(7) (3) → B , I(0) P(3) → A Polls B ← B , RNR - F(0) B becomes busy, but confirms frame 4-7 B , RR - P(3) → A asks if B is still busy ← B , RR - F(0) B can receive again and expects frame 0 B , I(0) (3) → A sends frame 0 again B , I(1) (3) → A continues with frame 1 B , I(2) P(3) → A sends frame 2 and poll B(gửi thăm dò) ← B , RR - F(3) B confirms frame 0 - 2 (B remains in NRM) - 3/ Trạm sơ cấp bận : B , SNRM - P → A sets B 's response mode and reset the Nr and Ns counts to 0 ← B , UA - F B Acknowledges B , RR - P(0) → A Polls B ← B , I(0) (0) B sends numbered I - frame ← B , I(1) (0) ← B , I(2) (0) ← B , I(3) (0) B , RNR - (3)→ A becomes busy, but confirms frame 0 - 2 ← B , RR - F(0) B stops sending B , RR - P(3) → A Polls B ← B , I(3) (0) B retransmits frame 3 ← B , I(4) (0) B sends frame 4 (CRC error) A has a CRC error on frame 4 B , RR - P(4) → A Polls B, confirms frame 3 ← B , I(4) F(0) B sends frame 4 again B , RR - (5) → A confirms frame 4 (B remains in NRM) 4/ Lệnh không có giá trị: B ,XXX- P → A sends frame with an undefined C field. ← B , FRMR - F B rejects the frame Higher level at A processes the status reported by B in FRMR response. B ,SNRM - P → A resets B 's error condition Nr and Ns counts are reset to 0. ← B , UA - F B acknowledges (B remains in NRM) 5/ Số thứ tự sai trong trao ñổi song công: B , RR - P(0) → A polls B for transmission ← B , I(0) (0) B sends numbered I- frame B , I(0) (0) → ← B , I(1) (0) Duplex exchange of numbered I - Frame ← B , I(2) (0) (CRC error) B receives frame 0 with CRC error B , I(1) (2) → A ' s frame 1 is out of numerical order (Lẻ ra phải phát lại khung 0) ← B , I(3) (0) ← B , I(4) F(0) ← B , SREJ - (0) B expects frame 0. B , I(0) (5) → A sends frame 0 again and confirms frame 0 - 4 ← B , I(5) F(0) B sends final I frame B , I(1) (5) → A retransmits frame 1 B , RR - P(6) → A confirms frame 5 and polls B for confirmation ← B , RR - F(2) B confirms frame 1 (B remains in NRM) Các thí dụ cho hệ multipoint Các trạm thứ cấp online, trạm sơ cấp gửi tín hiệu tới một trạm thứ và ñồng thời nhận tín hiệu từ một trạm khác 6/ B , RR - P → A Polls B for status ← B , RIM - F B asks for initialization mode B , SIM - P → A sets B to initalization mode ← B , UA - F B acknowledges B is brough on line through system procedures when initialization is complete B , SNRM - P → A sets B on line. Nr & Ns counts are reset ← B , UA - F B acknowledges n , RR - P(0) → A Polls n for transmission B , I(0) (0) → ← n , I(0) (0) n sends numbered frames to A while A sends to B B , I(0) (0) → ← n , I(1) (0) ← n , I(2) (0) ← n, I(3) (0) n completes its transmission of numbered frames B , RR - P(0) → A Polls B for confirmation B , I(1) - P(0) → ← B , RR - F(2) B confirms 0 - 1 n , RR - (4) → A confirms frames 0-3 (B&n remain in NRM) 7/ n , I(0) (4) → A sends numbered frames to n B , I(2) (0) → A sends numbered frames to B n , I(1) P(4) → A concludes sending to n and requests confirmation B , I(3) (0) → ← n , RR - F(2) A continues sending to B, n confirms frame 0 - 1 B , I(4) P(0) → A concludes sending to B and requests confirmation ← B , RR - F(5) B confirms (B & n remain in NRM) Ví dụ 6, các trạm thứ cấp ñược kết nối, trạm sơ cấp gửi tín hiệu tới một trạm trong khi nhận tín hiệu của trạm khác Ví dụ 7, trạm sơ cấp gửi tín hiệu tới các trạm thứ cấp. 6.2.2.4 So sánh giữa Bisynch và SDLC : Bisynch là giao thức hướng ký tự trong lúc SDLC là giao thức hướng bit. Bisynch có thể dùng mã ASCII hay EBCDIC trong lúc SDLC chỉ dùng EBCDIC. Ðể dò lỗi, nếu là ASCII thì dùng phép kiểm tra khối (BCC) còn khi dùng mã EBCDIC thì dùng kiểm tra dư thừa theo chu kỳ (CRC) với chiều dài mã kiểm tra là 2 byte. Cả hai giao thức ñều dùng chung kích thước khung thông tin là 256 byte. Ở Bisynch có chế ñộ thông suốt dữ liệu (ñể tránh nhầm lẫn dữ liệu và ký tự ñiều khiển) trong lúc ở SDLC thì dùng phương pháp nhồi bit (ñể tránh nhầm lẫn với mã Cờ). 6.2.2.5 Giao thức Ðiều khiển liên kết dữ liệu cấp cao (HDLC) : HDLC ñược ISO cho ra ñời năm 1975 nhằm bổ sung một số chức năng của SDLC của IBM. Một số bổ sung có thể kể ra như sau: - Trường ñịa chỉ mở rộng, gồm nhiều byte: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 8n 0 0 1 (H 6.7) Trường ñịa chỉ mở rộng Trong trường ñịa chỉ mở rộng, ñịa chỉ xác ñịnh bơøi một số là bội của 7 bít. Bít LSB trong một byte là 0 hoặc 1 (là 0 khi byte ñó chưa phải là byte cuối cùng và là 1 khi là byte cuối cùng của trường ñịa chỉ) 7 bít còn lại hình thành ñịa chỉ của trạm thứ cấp (H 6.7). - Trường ñiều khiển mở rộng, gồm 2 byte (H 6.8): 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Information 0 Ns P/F Nr Supervisory 1 0 S 0 0 0 0 P/F Nr Unnumbered 1 1 M 0 M P/F 0 0 0 0 0 0 0 0 (H 6.8) Trường ñiều khiển mở rộng Trong trường ñiều khiển mở rộng, các số Ns và Nr gồm 7 bit như vậy cho phép phát một lần 127 bản tin. - Dạng khung dữ liệu: SDLC chỉ dùng mã EBCDIC 8 bit còn HDLC cho phép dùng bất cứ loại mã nào - Dạng khung giám sát: ngoài các lệnh RR, RNRvà REJ, HDLC có thêm lệnh SREJ (selective reject), lệnh này do thứ cấp yêu cầu phát lại một khung có số Nr. - HDLC có thêm 2 chế ñộ vận hành: * Chế ñộ trả lời bất ñồng bộ (Asynchronous Response Mode - ARM) : ñây là dạng truyền không cân bằng. Trạm thứ cấp có thể khởi ñộng ñể phát mà không cần lệnh của trạm sơ cấp. Nó có thể trả lời mà không cần phải nhận ñược một khung với bit P =1. Tuy nhiên, khi nó nhận ñược một khung với bit P =1 thì khung trả lời phải có bit F =1. Trong trường hợp này F=1 không có nghĩa là khung cuối cùng của trạm thứ cấp. - Chế ñộ không kết nối bất ñồng bộ (Asynchronous Disconnect Mode - ADM) : ADM tương tự như DM ngoại trừ một ñiểm là trạm thứ cấp có thể khởi ñộng chế ñộ DM hay RIM bất cứ lúc nào. 6.3 KHẢO SÁT VÀI IC LSI TRUYỀN ÐỒNG BỘ : Chúng ta khảo sát dưới ñây hai IC tiêu biểu - USART 8251A của Intel - SSDA 6852 của Motorola 6.3.1 USART 8251A của Intel . 6.3.2 SSDA 6852 của Morola . 6.3.1 USART 8251A của Intel : Baíng 6.3 Từ Control và command D 7 Từ SYN ñơn SCS (Single character SYN) 1 = Ðơn 0 = Kép Vào chế ñộ tìm EH (Enter hunt mode) 1 = Cho phép tìm từ SYN D 6 Dò từ SYN bên ngoài ESD (External SYN Detect) 1=Chân SYNDET là ngã vào 0 = ngã ra Reset nội IR (Internal Reset) 1 = Reset 8251A D 5 Chọn KT chẵn EP (Even parity Enable) 1 = Chẵn 0 = lẻ Yêu cầu phát RTS 1 = Chân thấp 0 = cao D 4 Cho phép KT chẵn lẻ PEN (Parity Enable) 1= Có KT chẵn lẻ 0 = Không Error reset ER 1 = Reset cờ lỗi PE, OE, FE to 0 D 3 Chọn chiều dài ký tự L 1 00 = 5 bit 01 = 6 bit Phát từ break SBRK(Send Break Ch.) 1 = Chân TxD thấp 0 = Chân TxD cao D 2 L 0 10 = 7 bit 11 = 8 bit Cho phép thu RxE 1 = Cho phép 0 = Không D 1 Chọn hệ số chia C K B 1 D 1 D 0 00= Truyền Ð. bộ 01 = :1 DTE sẵn sàng DTR 1 = Chân DTR thấp 0 = cao D 0 B 0 10 = :16 11 = : 64 Cho phép phát TxE 1 = Cho phép 0 = Không Mode control word bit Command word bit Ghi chú: Reset lỗi phải hoàn thành khi RxEnable và Enter hunt ñược lập trình Là IC thu phát ñồng bộ và bất ñồng bộ. Trong chương 4 ta ñã khảo sát IC này trong chế ñộ bất ñồng bộ, bây giờ chúng ta tìm hiểu thêm một số tính chất của IC trong chế ñộ ñồng bộ. Vận hành ở chế ñộ ñồng bộ 8251A có vận tốc truyền lên tới 64 kbps. Chi tiết các thanh ghi ñiều khiển, lệnh và trạng thái cho ở bảng 6.3 và 6.4 Ðể IC hoạt ñộng ở chế ñộ ñồng bộ bít D 0 và D 1 trong thanh ghi ñiều khiển = 00, các bít D 2 , D 3 , D 4 , D 5 như trong phần bất ñồng bộ, bít D 6 cho phép chọn thực hiện ñồng bộ từ bên trong hay bên ngoài và bít D 7 cho phép chọn 1 hay 2 từ SYNC - Chân SYN/BREAK của IC trong chế ñộ ñồng bộ có thể là ngã ra hoặc ngã vào và tùy thuộc vào từ ñiều khiển trong chương trình. Khi thực hiện chế ñộ ñồng bộ bên trong thì chân này là ngã ra, ở mức thấp khi ñược reset và lên cao ñể chỉ rằng máy thu ñã nhận ñược từ SYNC. Khi máy thu thực hiện tác vụ ñọc trạng thái thì chân này tự ñộng reset. Khi thực hiện chế ñộ ñồng bộ từ bên ngoài thì chân này là ngã vào, tín hiệu dương ñến chân này báo 8251A bắt ñầu nhận dữ liệu. Bảng 6.4 8251A Status Register D 7 Data set ready DSR 1 = DSR pin is low 0 = high D 6 Sync. char. detect SYNDET 1 = Sync. char. detect (Synchronous only) D 5 Framing error FE 1 = Framing error reset by writing ER = 1 (Synchronous only) D 4 Overrun error OE 1 = Overrun error D 3 Parity error PE 1 = Parity error D 2 Trans. reg. Empty Tx Empty 1 = Empty 0 = Busy D 1 Receiver ready RxD 1 = Ready with new char. D 0 Trans. Ready TxD 1 = Ready for next char. Ghi chú: - TxRDY có nghĩa khác với chân TxRDY . Chân TxRDY phụ thuộc trạng thái chân và bit TxEN - Bit TxRDY lên 1 khi thanh ghi ñệm phát trống. - 82251A ở chế ñộ phát ñồng bộ 8251A bắt ñầu phát dữ liệu ngay sau khi CPU nạp từ SYNC cho ñến khi không còn tín hiệu ñể phát, thanh ghi ñệm phát trống mà CPU không nạp ký tự kế tiếp thì 8251A tự ñộng thêm từ SYNC vào và phát ñi. - 8251A ở chế ñộ thu ñồng bộ - Khi sự ñồng bộ ñược thực hiện từ bên trong, lệnh ENTER HUNT phải ñược lập trình trong từ lệnh ñầu tiên, việc này khiến 8251A dò từ SYNC trong dòng dữ liệu ñến, sau khi dò ra USART chấm dứt chế ñộ HUNT và máy thu trong tình trạng ñồng bộ hóa, chân SYNDET lên cao ñể báo cho µP biết. - Khi sự ñồng bộ ñược thưc hiện từ bên ngoài, xung ñồng hồ dời bít của máy thu ñược cấp vào chân . Xung này thường ñược cấp từ modem và phải ñồng bộ với dòng dữ liệu thu ñược. Ở chế ñộ ñồng bộ, 8251A làm việc với một tần số cố ñịnh của xung ñồng hồ (chứ không ñược chia như ở chế ñộ bất ñồng bộ). Tần số xung này phải phù hợp với vận tốc truyền bít. - Khởi ñộng 8251A Tương tự như ở chế ñộ bất ñồng bộ, ngoại trừ ký tự SYNC phải ñươc lập trình như sau - Reset chip: ñưa chân RST lên cao (Reset cứng) hoặc set bít IR trong thanh ghi lệnh = 1 (Reset mềm) - Ghi mã ký tự SYNC - Ghi từ lệnh Chân C/ ở mức cao trong 3 lần ghi Byte ñã ghi giữa từ chọn mode và từ lệnh (command) ñã chốt vào USART là mã ký tự SYNC - Phát một ký tự Cũng như trong chế ñộ bất ñồng bộ , chân phải ở mức thấp và bit TxEn trong thanh ghi từ lệnh ñược set = 1 (cho phép phát) - Chờ bit TxRDY ñược set hay chân TxRDY lên cao - Ghi ký tự kế tiếp vào thanh ghi ñệm phát. Khi truyền xong ký tự cuối cùng của khối, chân TxE (trans. empty) sẽ ở High và bit TxEn ñược set, USART tự ñộng phát từ SYNC trong suốt thời gian nghỉ Các bit ñược dời ra cùng lúc với cạnh xuống của tín hiệu . - Thu một ký tự Ðể thu một ký tự ở chế ñộ ñồng bộ cần thực hiện các bước: - Ghi từ ENTER HUNT như là một phần của lệnh ñầu tiên vào thanh ghi từ lệnh - Chờ chân SYNDET lên cao - Chờ chân RxRDY lên cao hay bít trạng thái tương ứng ñược set (D 1 thanh ghi trạng thái = 1) - Ðọc ký tự từ thanh ghi ñệm thu - Ðọc trạng thái lỗi từ thanh ghi trạng thái Những bít lỗi của thanh ghi trạng thái ñược reset nhờ từ lệnh có bít ER ñược set = 1 (D 4 = 1). Các bít dữ liệu ñược dời vào cùng lúc với cạnh lên của xung ñồng hồ thu RxC - 8251A giao tiếp với modem (H 6.9) là một mẫu giao tiếp giữa 8251A và modem, chuẩn giao tiếp RS-449 ñược sử dụng. Xung ñồng hồ thu phát ñược cấp từ modem (H 6.9) 6.3.2 SSDA 6852 của Morola : 6852 của Motorola là IC ñiều hợp ñồng bộ nối tiếp (Synchronous Serial Data Adaptor, SSDA) loại NMOS 24 chân ñược chế tạo ñể giao tiếp với họ vi xử lý 6800 của Motorola trong chế ñộ ñồng bộ. (H 6.10) là sơ ñồ khối của 6852. 10→ CS Tx SHIFT REGISTER →TxD →6 11→ RS 13→ 14→ 7← R/ E Tx FIFO 9→ RST Rx SHIFT REGISTER ←RxD ←2 1→← Vss 12→ Vcc Rx FIFO 15→← D 7 CONT. REG. 1 CONT. REG. 2 CONT. REG. 3 22→← D 0 SYNC. CODE REG. STATUS REGISTER TUF SM/ TxCLK RxCLK 8 23 24 5↓ 4 3 (H 6.10) Ý nghĩa các chân: - , RS : Chip select, Register select -R / : Read / Write - E : Data I/O enable & Clocking - : Interrupt Request - : Reset -D 7 – D 0 : Data bus I/O - RxCLK, TxCLK : Receive Clock, Transmitter Clock - : Clear to send - : Carrier detect - SM/ : Sync. match/Data term ready: Ðiều hợp ñồng bộ/DTE sẳn sàng - TUF : Trans. underflow - Vcc & Vss : Power & Ground -TxD,RxD : Transmit Data, Receive Data Là IC chỉ có chức năng thu phát ñồng bộ, 6852 có một số chi tiết không giống như 8251A. Ðặc biệt nó có bộ ñệm thu phát 3 byte hoạt ñộng theo kiểu vào trước ra trước (First In, First Out, FIFO) . Sử dụng bộ ñệm này 6852 có thể vận hành theo chế ñộ byte kép (Double-byte) nghĩa là CPU có thể ñọc hoặc ghi ñồng thời 2 ký tự mà không phải ñợi Việc chọn chế ñộ vận hành và ñiều khiển ở SSDA ñều thông qua µP bằng cách ghi vào 3 thanh ghi ñiều khiển. Các trạng thái lỗi và bắt tay ñược ñọc từ thanh ghi trạng thái. Vị trí bít của các thanh ghi cho trong bảng 6.5 và 6.6 Bảng 6.5 Các từ trong thanh ghi ñiều khiển của 6852 bit 7 Cho phép ng ắt khi có lỗi EIE 1 = Cho phép ngắt PE, RxOvrn, TUF, , Bit ñịa chỉ AC2 00: Chọn CR2 01: Chọn CR3 10: T G mã Sync bit 6 Không sử dụng Phát từ Sync khi underflow Tx Sync 1 = Phát từ Sync 0 = Phát bit 1 khi underflow AC1 11:Chọn TxFIFO Reg. (khi RS=1và R/ =0 ) bit 5 Word length selector WS3 000-6 + parity chẵn 001-6 + parity lẻ 010-7 bits Cho phép ng ắt thu RIE 1: Chân tác ñ ộng [...]... m t ñóng l i (H 6. 11.b) Giao ñi m c a các bi n ñ i t 1 xu ng 0 và ngư c l i ñư c g i là giao ñi m 1/0 S thay ñ i theo chi u ngang c a giao ñi m 1/0 là s bi n ñ ng (jitter) (H 6. 13) cho th y các giá tr bi n ñ ng khác nhau c a bi u ñ m t (H 6. 13.a) là trư ng h p không có bi n ñ ng, (H 6. 13.b) bi n ñ ng kho ng 5%, (H 6. 13.c) kho ng 10%, (H 6. 13.d) kho ng 20%, (H 6. 13.e) kho ng 50% và (H 6. 13.f) > 50% S... nghi m M t bi u ñ m t có d ng như (H 6. 11) xu t hi n trên màn nh dao ñ ng nghi m (a) (H 6. 11) (b) S hình thành bi u ñ m t có th hi u là s ch ng ch t c a các tín hi u 1, 0 thay ñ i liên t c t o ra (H 6. 12) minh h a s hình thành này (H 6. 12) N u tín hi u xung vào g n như lý tư ng thì bi u ñ m t có d ng g n gi ng như hình ch nh t, ta nói bi u ñ m t hoàn toàn m (H 6. 11.a) Trong th c t bi n d ng không th... Control Ð i v i µP 68 52 ch xu t hi n b ng hai cách ñ nh ñ a ch (chân RS High và CS LowThư ng CS ñư c n i v i ñư ng ñ a ch A0) T sơ ñ kh i ta th y có 7 thanh ghi trong 68 52 có th ñư c µP truy xu t Ngo i tr thanh ghi ñi u khi n 1, t t c các thanh ghi khác ñ u ch có th ñ c ho c ch có th ghi tùy ch c năng Tr ng thái c a ñư ng R/ ñư c dùng ñ ch n nhóm thanh ghi ch ñ c hay ch ghi T b ng 6. 5 ta th y 2 bit... chu n b ñưa vào s d ng - Ki m tra s thư ng ñư c ti n hành thư ng xuyên ñ ñánh giá ch t lu ng c a h th ng mà không c n ph i ng t h th ng trong m t th i gian dài 6. 4.1 K thu t tương t - Phép ño t s PAR 6. 4.2 Phép ño bi n d ng dùng bi u ñ m t 6. 4.1 K thu t tương t - Phép ño t s PAR : Tín hi u trên m t ñư ng truy n thư ng b bi n d ng do hai nguyên nhân: ñ suy gi m biên ñ theo t n s và s bi n d ng do tr... ng (H 6. 13) Vi c ñánh giá ch t lư ng tín hi u b ng bi u ñ m t ch cho k t qu tin c y ñư c khi : - Tín hiê 1, 0 t o b i m ch ph i ñ i x ng - Ðư ng dây ph i ñi u h p t ng tr ñ tránh sóng ph n x - Th i gian tr c a tín hi u khi chuy n t m c 0 lên 1 hay ngư c l i ph i b ng nhau N u m t trong các ñi u ki n trên không th a thì ch t lư ng tín hi u sút gi m và vi c ñánh giá không còn chính xác Giáo Trình: ... th v ph t n c a tín hi u FSK (H 7 .6) (H 7 .6) Ngư i ta thư ng ch n băng thông FSK như sau : BWFSK = (fm + 2ff) - (fs - 2 ff) = fm - fs + 4ff BWFSK = fm - fs + 2br Ngoài ra do thi t k b gi i ñi u ch có l i vì m t kinh t ngư i ta ch t n s trung tñm cra FSK và kho ng cách c a hai t n s fm và fs như sau : ≥ 3br fFSK = | fm - fs | > 2br/3 Thí d : (a) M t modem FSK v n t c 60 0 bps s d ng t n s mark là 1500... 1750 Hz Băng thông BW xác ñ nh b i : BWFSK = fm - fs + 2br = (2000 -1500) + 2 (60 0) = 1700 Hz (b) Nh ng giá tr c a fm và fs này có làm cho vi c thi t k b gi i ñi u ch kinh t không ? Ði u ki n ñ u tiên là fFSK ≥ 3br , ñi u này không th a vì 1750 Hz < 3 (60 0) = 1800 Hz ði u ki n th hai là | fm - fs | > 2br/3 th a vì 500 Hz > 2/3 (60 0) = 400 Hz 7.2.1.4 Vòng khóa pha (Phase Lock Loop, PLL) : Ð gi i mã FSK ngư... có th tóm t t như sau: Chân RS R/ Thanh ghi ÐK1 b7 b6 Ch n thanh ghi 0 0 1 1 1 1 1 1 0 1 0 0 0 0 x x x 0 0 1 1 x x x 0 1 0 1 Thanh ghi tr ng thái Thanh ghi ÐK CR1 Thanh ghi Rx FIFO Thanh ghi ÐK CR2 Thanh ghi ÐK CR3 Thanh ghi mã SYNC Thanh ghi Tx FIFO bit 7 Duy t qua các bít trong thanh ghi tr ng thái và ñi u 13 Yêu c u ng t 1 = Chân tác ñ ng IRQ bit 6 bit 5 Parity error PE Receiver Overrun Rx OVRN bit... Modem băng t n r ng (Wideband modem) : là nh ng modem v n hành trên phương ti n thông tin ñi n tho i v i v n t c t 19,2 kbps ñ n 230,4 kbps Nh ng modem này thư ng dùng sóng mang có băng thông r ng t 6 ñ n 60 l n băng thông c a tín hi u âm thanh (voice grade) Ví d h modem 303B ; C; D c a hãng Bell v n hành theo ki u song công v i v n t c tín hi u lên ñ n 19,2 ; 50 và 230,4 kbps - Modem âm t n (Voice grade... có ñi u ki n - Ð ng b : v n hành v i v n t c t i ña là 960 0 bps Ngày nay vi c dùng modem k t n i vào m ng ñi n tho i ñ th c hi n vi c thông tin liên l c ñã tr thành ph bi n Tuy nhiên vi c s d ng ph i tuân theo m t s qui ñ nh c a các cơ quan ch c năng qu n lý m ng ñi n tho i k t h p v i s ki m soát c a chính ph Ví d , cơ quan FCC c a M và DOC (Department of Communication) c a Canada có m t s qui ñ nh . của biểu ñồ mắt. (H 6. 13.a) là trường hợp không có biến ñộng, (H 6. 13.b) biến ñộng khoảng 5%, (H 6. 13.c) khoảng 10%, (H 6. 13.d) khoảng 20%, (H 6. 13.e) khoảng 50% và (H 6. 13.f) > 50%. Sự. (H 6. 9) 6. 3.2 SSDA 68 52 của Morola : 68 52 của Motorola là IC ñiều hợp ñồng bộ nối tiếp (Synchronous Serial Data Adaptor, SSDA) loại NMOS 24 chân ñược chế tạo ñể giao tiếp với họ vi xử lý 68 00. ghi trạng thái. Vị trí bít của các thanh ghi cho trong bảng 6. 5 và 6. 6 Bảng 6. 5 Các từ trong thanh ghi ñiều khiển của 68 52 bit 7 Cho phép ng ắt khi có lỗi EIE 1 = Cho phép