BomonKTDT-ĐHGTVT chơng 4: Giới thiệu vi mạch số I Định nghĩa phân loại Định nghĩa Vi mạch linh kiện điện tử có chức xác định đợc chế tạo công nghệ riêng Vi mạch đại thờng đa sử dụng linh hoạt nhiều thiết bị điện tử khác Ngời ta phân loại theo số tiêu chí sau: + Phân loại theo chất tín hiệu điện vào / vi mạch + Phân loại theo mật độ tích hợp + Phân loại theo công nghệ chế tạo Phân loại vi mạch theo chất tín hiệu vào / Nh đà biết, tín hiệu điện đợc phân thành loại tín hiệu tơng tự tín hiệu số + Tín hiệu tơng tự (analog) tín hiệu có biên độ biÕn thiªn liªn tơc theo thêi gian + TÝn hiƯu số (digital) tín hiệu có biên độ hai gía trị hữu hạn mang ý nghĩa logic 1, ứng với mức thấp cao Tín hiệu số gián đoạn theo thời gian Nếu ký hiƯu X, Y lµ tÝn hiƯu vµo vµ cđa vi mạch, theo chất tín hiệu vào / ta có loại vi mạch sau: Tín hiệu vào Tín hiệu Loại vi mạch Tơng tù T−¬ng tù T−¬ng tù Sè Sè Sè T−¬ng tù Sè ADC / analog-digital converter Sè T−¬ng tù DCA / digital-analog converter Trong phạm vi môn kỹ thuật số xét tới vi mạch số, nghĩa đầu vào lẫn đầu tín hiệu số 27 PTH-DTT Các vi mạch số bao gồm từ cổng logic đơn giản nh AND, OR, NOR, NAND flip-flop, MUX, DEMUX, Memory đến loại mạch phức tạp nh vi xử lý Phân loại theo mật độ tích hợp Mật độ tích hợp đợc định nghĩa tổng phần tử tích cực (transistor) cổng logic chứa đơn vị diện tích màng tinh thể bán dẫn vi m¹ch vÝ dơ: Bé vi xư lý Pentium III Intel có mật độ tích hợp 9triệu transistor inch vuông Mức tích hợp đợc định nghĩa tổng số phần tử tích cực cổng logic mảng tinh thể bán dẫn vi mạch Những thông số phần cho thấy độ phức tạp mạch Phân loại theo mức độ tích hợp ta có Loại mạch Số transistor Số cổng logic Ví dụ SSI Vi mạch cỡ nhỏ Hàng chục - 10 Gate, flip-flop MSI – Vi m¹ch cì trung bình Hàng trăm 10 - 100 Gate, counter, shift-register, encoder, small memory LSI Vi mạch cỡ lớn Hàng ngh×n 100 - 1000 Larger Memory, microprocessor / 8bit VLSI - Vi mạch cỡ lớn Hàng vạn > 1.000 MP 16/32bit, console i/o 8086, Z8000 ULSI – Vi mạch cỡ cực lớn Hàng triệu > 10.000 MP 64bit Phân loại theo công nghệ chế tạo IC chia làm loại: IC màng mỏng/ màng dày; IC khối rắn; IC lai Dới hớng phát triển vi mạch theo công nghệ chế tạo 28 BomonKTDT-ĐHGTVT Vi mạch Thick / thin film Monolithic Digital Hybrid Analog (BJT) Digital Analog UJT MOS P / N chanel CMOS BJT RTL DTL TTL ECL a Vi mạch màng mỏng / màng dày Các IC loại đợc chế tạo cách lắng đọng vật liệu định đế cách điện (ví dụ nh gốm, sứ ) Sau hàng loạt trình tạo mask đế tạo thnàh điện trở, điện dung hay điện cảm Các linh kiện tích cực nh diode, transistor đợc chế tạo theo cách thông thờng với kích thớc nhỏ (thờng FET) Mạch cho độ tích hợp cao nhng không loại đơn khối, nhiên lại có khả chịu đựng điện áp nhiệt tốt IC màng mỏng màng dày đợc sử dụng cho mạch đòi hỏi độ xác cao b Vi mạch bán dẫn khối rắn IC monolithic đợc tạo hoàn toàn đơn vị tinh thể chất bán dẫn Si, chất bán dẫn khác đợc khuếch tán vào chất để tạo nhiều loại mặt ghép khác Những mặt ghép tạo thành điện trở, điện dung, diode hay transistor Những vật liệu bán dẫn đợc khuếch tán vào chất dới dạng đọng lại chất sau hàng loạt trình tạo mask nhiệt độ cao Quá trình tạo mask trình ngời ta tiến hành oxy hoá bề mặt chất bán dẫn, tức lấp kín bề mặt SiO2 Sau phủ lớp cảm quang lên bề mặt SiO2 Dạng mạch thu nhỏ, chụp lên phim tạo thành khuôn sáng Đặt khuôn sáng lên bề mặt chất cảm quang, chiếu ánh sáng vào ta thu đợc dạng mạch theo yêu cầu Dùng hoá chất ăn mòn rÃnh, loại bỏ chất cảm quang 29 PTH-DTT để thực khuếch tán chất vào Mask đợc tạo thành phơng pháp nh gọi phơng pháp quang khắc Vi mạch monolithic có loại mạch lỡng cực mạch MOS, ngày vi mạch MOS trở nên phổ biến dễ chế tạo, diện tích nhỏ nên khả tích hợp cao c Vi mạch lai Đây kết hợp loại vi mạch IC lai bao gồm nhiều tinh thể monolithic đợc ghép với thành khối, kết hợp mạch monolithic với mạch màng mỏng thụ động IC lai mang đầy để u điểm loại vi mạch monolithic màng mỏng / màng dầy nh kích thớc nhỏ gọn mà công suất lại lớn, độ xác cao II Các thông số chÝnh cđa vi m¹ch sè Møc logic Møc logic giá trị điện áp vào / đợc quy định cho số nhị phân Mức logic thông số quan trọng vi mạch số, nhờ thông số mà ta dễ dàng nhận biết đợc trạng thái logic vào cách đo nhờ vôn kế oscilloscope Giữa thông số khác (điện áp, dòng, thời gian ) đặc trng cho họ logic tham số điện tĩnh đặc biệt quan trọng chúng xác định giới hạn dòng áp đầu đầu vào Mỗi trạng thái logic linh kiện (High hay Low) đợc xác định dải điện áp cho phép Tổng cộng có dải điện áp, dải đợc xác định giới hạn điện áp; nh có giá trị điện áp đặc trng cho họ logic Các mức dải ®iƯn ¸p cho phÐp Ta cã quan hƯ ®iƯn ¸p đầu vào sau: Volmax = VihMin Đờng đặc tuyến truyền đạt (transfer characteristic) đờng cong mối quan hệ điện áp vào 30 BomonKTDT-ĐHGTVT Dới đờng đặc tuyến truyền đạt cổng đảo (trên) cổng không đảo (dới) Với cổng đảo, dải điện áp mức giới hạn đợc xác định nh hình dới đây: Trong thực tế, điện áp vào lớn đợc cho giá trị điện áp cung cấp Vcc giá trị nhỏ zero tức điện áp đất Nh vậy, giá trị điện áp giới hạn có quan hệ: Volmax = VihMin Bảng so sánh giá trị điện ¸p vµo vµ cđa c¸c hä logic TTL, CMOS, HCT họ ECL Chú ý: Điện áp cung cấp khác 31 PTH-DTT Các thông số dòng điện Các dải giới hạn dòng điện đợc định nghĩa tơng tự nh dải giới hạn điện áp Các giá trị dòng cao giá trị vào Chiều dòng điện đợc quy ớc nh sau: chiều dơng chiều dòng vào cực linh kiện chiều âm chiều dòng khỏi linh kiện Ví dụ: thông số đặc tính lý tởng cổng NAND đợc hình a Tuy nhiên, thực tế đờng đặc tính đờng cong nh hình b a) b) Nói chung, với họ logic ta có: VolMin = VohMax = Vcc bëi thÕ, chØ cßn giá trị giới hạn dòng điện: IilMax IihMax IolMin IohMin ta cã quan hÖ: IolMin >= IilMax IohMin >= IihMax 32 BomonKTDT-ĐHGTVT Bảng sau giá trị dòng vào tơng ứng với họ logic TTL, CMOS ECL Dòng tiêu thụ trạng thái tĩnh Tại trạng thái tĩnh, dòng cung cấp tổng dòng tiêu thụ linh kiện cổng ổn định, không xảy chuyển trạng thái Các nhà sản xuất cung cấp thông tin dòng tĩnh quiescent cho linh kiện dới điều kiện thử đặc biệt Bảng sau giá trị dòng max cho vài linh kiện họ logic Công suất tiêu thụ Công suất tiêu thụ linh kiện logic chia thành loại: tĩnh động Thành phần công suất tĩnh tạo nên dòng tĩnh Thành phần động tạo nên dòng điện yêu cầu để tích phóng cho điện dung tải đầu ra; dòng điện yêu cầu điện dung nội; dòng điện cần thiết để tạo trạng thái dẫn cho Transistor đầu Với linh kiện ECL, công suất tiêu thụ chủ yếu hoạt động miền tích cực Công suất tiêu thụ đợc tính theo công thức: P = Icc*Vcc + Cpd*Vcc2*fi + Σ(CL*Vcc2*fo) víi: Icc: dßng tÜnh Vcc : điện áp cung cấp fi : tần số tín hiệu vào fo : tần số tín hiệu Cpd : điện dung tơng đơng đầu vào CL : điện dung tải 33 PTH-DTT Thành phần công suất tĩnh tiêu thụ linh kiện LS-TTL cao nhiều so với linh kiện CMOS nhng lại nhỏ so với linh kiện họ ECL Tổng công suất động linh kiện họ CMOS phụ thuộc chủ yếu vào tần số, không giống nh linh kiện họ TTL Bảng công suất tiêu thụ linh kiện số hä logic HƯ sè t¶i FAN-IN; FAN-OUT HƯ sè tải đầu vào FAN-IN FAN-IN tỷ số dòng vào linh kiện cụ thể dòng vào mạch chuẩn Thông thờng, mạch đợc lấy làm chuẩn cổng logic họ logic Hệ số đợc dùng nhiều khứ họ logic đợc giới thiệu Ngày nay, hệ số FAN-IN không đợc nhắc đến giới thiệu sản phẩm data-sheet nhà sản xuất Hệ số tải FAN-OUT quan trọng đợc dùng nhiều Hệ số tải đầu FAN-OUT FAN-OUT tỷ số dòng nhỏ linh kiện logic dòng linh kiện cụ thể đợc lấy làm chuẩn FAN-OUT đợc định nghĩa số lớn cổng đợc điều khiển từ đầu ra, mà không làm vợt giới hạn linh kiện Hệ số FAN-OUT đợc tính với mức điện áp cao nh mức thấp hệ số nhỏ đợc chọn Trong trờng hợp cổng LS-TTL, ta có: FAN − OUT ( H ) = Ioh 400 µA = = 20 Iih 20 µA FAN − OUT ( L) = Iol 8mA = = 20 Iil 0.4mA B¶ng sau chØ hƯ sè FAN-OUT cđa c¸c hä logic: TTL-LS FAN-OUT 34 CMOS HCT ECL 20 100 100 34 BomonKTDT-ĐHGTVT Khoảng lề chống nhiễu (Noise Margin) Nếu đầu cổng logic đợc nối với đầu vào cđa cỉng logic cïng hä, bÊt kĨ nhiƠu chång lấn gây lỗi biên độ nhỏ khoảng lề chống nhiễu Khoảng lề chống nhiễu (biễu diễn NM) có đơn vị Volts Tham số đợc định nghĩa cho mức logic thÊp (NML) còng nh− møc logic cao (NMH) Ta có phơng trình biểu diễn mối quan hệ NM với mức điện áp NML = VilMax -VolMax NMH = VohMin – VolMin Th«ng th−êng, cã mét vài nguồn nhiễu ac, ảnh hởng phụ thuộc vào nhân tố sau: trở kháng vào ra, điện dung ảnh hởng đờng vào nh thân nhiễu đờng dây nhiễu từ nguồn cung cấp nhiễu đất Những yếu tố tạo nên nhiễu nh hình sau; nhiễu đợc biểu diễn nh nguồn điện áp Các nhiễu xung thông thờng khó loại bỏ chúng đợc tạo nên cố mà khó phát chúng đợc truyền thành phần ký sinh 35 PTH-DTT Bảng dới so sánh loại nhiễu với họ logic khác Sè liƯu b¶ng chØ r»ng kho¶ng lỊ chèng nhiƠu cđa hä logic CMOS cao h¬n nhiỊu so với họ logic khác Nh vậy, ta nên dùng họ CMOS môi trờng nhiễu chẳng hạn môi tr−êng c«ng nghiƯp TTL-LS ECL [CMOS (+15V) HCT [+5V] (+5V) 5,2V] NMH 0.7V 5V 2.4V 0.3V NML 0.3V 5V 0.7V 0.3V Thời gian truyền đạt thời gian độ Có hai khoảng thời gian đặc trng cho họ logic, thời gian truyền đạt tham số quan trọng Nó khoảng thời gian thời điểm thay đổi mức logic vào thời điểm xuất thay đổi mức logic tơng ứng Nó xác định tốc độ lớn toàn mạch Thời gian độ xác định tốc độ chuyển mức tín hiệu Thông thờng, linh kiện số phải rõ thời gian truyền đạt sau: tPHL : thời gian trễ với đầu chuyển từ møc cao xng thÊp tPLH : thêi gian trƠ víi đầu chuyển từ mức thấp lên cao Các thời gian trễ này, phải đợc đo mức ngỡng cụ thể, hầu hết trờng hợp, trùng với 50% khoảng thay đổi tín hiệu Tham số chủ u dïng cho viƯc thiÕt kÕ c¸c hƯ thèng logic kết thay đổi, thời gian phải xác định theo cách đặc biệt cho thay đổi để chống lại xung không mong muốn Thời gian độ (transition time) Thông thờng, với linh kiện số phải nêu rõ thời gian độ sau: tTHL : thời gian độ với đầu vµo chun tõ cao xng thÊp tTLH : thêi gian độ với đầu vào chuyển từ thấp lên cao Thời gian đợc đo khoảng 10-90% thay đổi tín hiệu Thời gian cần thiết kế mạch logic tuần tự, với đầu vào kích, tín hiệu kích không đủ nhanh linh kiện không lật trạng thái Hình sau biểu diễn thời gian trễ truyền đạt nh thời gian độ cổng đảo 36 BomonKTDT-ĐHGTVT Bảng so sánh giá trị thời gian họ logic Bảng r»ng hä ECL cã tèc ®é cao nhÊt, hä CMOS có tốc độ thấp Dạng vỏ IC Có phơng pháp để đóng bỏ cho tinh thể silic là: phơng pháp T05, đóng vỏ dạng hộp đóng vỏ hai hàng chân song song + Đóng vỏ dạng T05, hình dạng giống nh transistor, nghĩa dạng mũ có nhiều chân Kiểu đóng rắn đợc sử dụng nhng có khả tiêu tán nhiệt tốt nên chủ yếu đợc dùng cho IC tuyến tính + Đóng vỏ hàng chân song song / DIP, cách phổ biến để đóng vỏ IC Nó lớn kiểu đóng rắn nhng có u điểm dễ lắp ráp sử dụng Các loại IC đóng vỏ kiểu có số chân từ tới hàng trăm chân Có nhiều kiểu vật liệu đợc sử dụng để đóng rắn, thông dụng rẻ đóng gói chất dẻo IC đợc đặt vào khung kim loại sau toàn mạch đợc bao phủ kỹ thuật đúc chất dẻo Ngoài để tăng khả chịu nhiệt ngời ta dùng kỹ thuật đóng rắn gốm + Đóng vỏ dạng hộp / flat pack, kiểu đóng vỏ cho IC có mật độ tích hợp cao, thờng gọi IC dán IC flat pack thờng đợc sử dụng cho hệ thống yêu cầu độ tin cậy cao Giới hạn nhiệt độ Hầu hết cá IC hoạt động dải nhiệt độ rộng từ -55 tới +125 C Các mạch đặc biệt làm việc dải tuỳ theo cấu tạo chúng Với loại IC đóng rắn chất dẻo giới hạn nhiệt độ nhỏ (từ tới +700C) so với loại đóng rắn gốm thờng đợc gắn thêm cánh tản nhiệt hay chí có quạt gió III Công nghệ IC số Công nghệ đơn cực (công nghệ MOS Metal Oxide Semiconductor) Công nghệ MOS có u điểm dễ chế tạo công đoạn thực quy trình hơn, mật độ tích hợp cao transistor đơn cực có kích thớc nhỏ đặc biệt tiêu thụ điện Dới ta xem xÐt mét sè hä logic MOS th«ng dơng nhÊt a Họ logic PMOS 37 PTH-DTT Các transistor MOSFET có dạng kênh P nên gọi PMOS Do hạt mang điện lỗ trống nên PMOS có tần số làm việc nhỏ (khoảng 1MHz) lỗ trống di chuyển khó điện tử PMOS có mật độ tích hợp cao, công suất tiêu thụ nhỏ dễ chế tạo Tuy nhiên họ không tơng hợp với TTL (hä logic rÊt phỉ biÕn mµ ta sÏ nãi cụ thể phần sau) mạch đòi hỏi nhiều điện áp nguồn nuôi khác Công nghệ PMOS thờng để chế tạo vi xử lý tốc ®é chËm nh− NEC com 43/44/45 hay TMS 1000 b Họ logic NMOS MOSFET đợc sử dụng MOSFET kênh N có hạt dẫn điện điện tử nên đạt đợc tốc độ cao PMOS hàng chục lần NMOS cho mật độ tích hợp lớn, công suất tiêu thụ tơng đơng PMOS, khoảng 0,2mW/cổng NMOS có khả tơng thích với TTL nên cần nguồn nuôi Họ NMOS có số cải tiến thành họ HMOS, XMOS hay VMOS có mật độ tích hợp cao hơn, công suất tiêu thụ nhỏ nhng tần số làm việc lại cao Một số vi xử lý đợc chế tạo theo công nghÖ NMOS nh− 8080 / 8085 / 8086, Z80 / Z80000, MC 6800 / 68000 … c Hä logic CMOS Họ CMOS sử dụng cặp MOSFET kênh N kênh P chế độ tải tích cực công suất tiêu thụ nhỏ, 10 àW/cổng Ngỡng đổi trạng thái khoảng 1/2 điện áp nguồn nuôi ví dụ: hình dới sơ đồ cổng NOT sử dụng công nghệ CMOS Mạch gồm Transistor trờng khác loại, NMOS (T1) PMOS (T2) Đầu vào đợc nối tới cực cửa G đầu nối tới cực máng D Điện áp cung cấp mạch logic CMOS thờng đợc ký hiệu Vdd Hoạt động Khi đầu vào mức logic thấp, NMOS ngắt (vì VGS 0V) PMOS dẫn (vì VGS -Vdd ) Bởi thế, điện áp đầu có mức cao thực tế Vdd (khi không tải) Tơng tự, đầu vào có mức logic cao, dẫn đến đầu có mức logic thấp 0V (không tải) Ưu điểm việc sử dụng mạch T khác loại (bù) ViƯc sư dơng T bï, khiÕn c«ng nghƯ CMOS có u điểm so với họ logic khác: 38 BomonKTDT-ĐHGTVT Giảm công suất tiêu thụ điều kiện tĩnh xuống khoảng vài àW (không có dòng mạch T dẫn, T ngắt) Khi chuyển trạng thái, sờn xung dốc có thời gian đối xứng hơn, tức: tTHL = tTLH Mức logic đầu xấp xỉ 0V Vdd Giảm dòng đầu vào ®iỊu kiƯn tÜnh, thËm chÝ vỊ 0A cùc G đợc cách ly MOS Tuy nhiên, u điểm việc giảm công suất tiêu thụ cực cửa G đợc cách ly công nghệ MOS dẫn đến nhợc điểm là: đầu vào lu trữ điện tích tĩnh điện tạo nên lớp mỏng chất cách điện đọng lại kênh Do đó, cần có mạch chống tĩnh điện đầu vào, nằm bên mạch tích hợp Mạch này, nhóm Diode đợc nối với nh hình dới điện áp VGS lớn Vdd hay giảm xuống 0V Không giống họ logic khác, công suất tiêu thụ CMOS tăng nhanh tần số hoạt động tăng lý chính: + Số lần nạp phóng giây điện dung ký sinh (tạo cực G) tăng lên + Trong khoảng thời gian chuyển mức logic, hai MOS dẫn Vì lý này, công suất tiêu thụ, mà đợc bỏ qua dới điều kiện tĩnh, tăng tần số tăng, tần số khoảng vài MHz công suất tiêu thụ họ CMOS xấp xỉ nh họ lỡng cực Seri CMOS loại HC HCT Seri HC (CMOS tốc độ cao High Speed) đợc giới thiệu vào năm bắt đầu thập kỷ 80 Loại có tốc độ dòng cao CMOS chuẩn khoảng 10 lần, sơ đồ chân tơng thích với họ TTL; khoảng lề chống nhiễu cao TTL Vdd từ đến 6V Khi làm việc với điện áp 5V nh TTL tốc độ họ giảm nhiều Seri có công suất tiêu thụ thấp họ TTL; khả chống nhiễu cao hơn; khả điều khiển đầu cao điện áp hoạt động từ 6V Vì điện áp HC không tơng thích với TTL nên seri HCT đợc phát triển, với tính nh HC nhng có khả tơng thích TTL với ®iƯn ¸p cung cÊp Vdd = 5V Mét sè chØ tiªu kü tht cđa CMOS: 39 PTH-DTT Thêi gian trƠ 30 100ns Công suất tiêu tán 0,01mW (1mW tần số 1MHz) Khả tải 50 Độ ổn định nhiÔu ~ 45%Vdd Møc logic Møc b»ng 0V; møc b»ng Vdd Nguån cung cÊp – 15V C¸c cổng logic NOR; NAND Công nghệ lỡng cực Thành phần vi mạch công nghệ lỡng cực sử dụng transistor lỡng cực Công nghệ có số họ sau: a Họ logic TTL (Transistor Transistor Logic) Đây họ vi mạch đợc sử dụng rộng rÃi lĩnh vực trở thành tiêu chuẩn tơng hợp TTL cho họ logic khác Đặc tính điện cổng logic TTL Xét cổng logic họ TTL cổng NAND đợc cho nh hình dới Transistor T1 loại nhiều emiter Transistor T2 làm nhiệm vụ cung cấp tín hiệu ngợc pha; tín hiệu điều khiển tầng gồm T3, D1 T4 Transistor T3 đợc gọi transistor nối nguồn (pull-up) hoạt động nh mạch lặp E đầu møc cao nã sÏ khiÕn cho trë kh¸ng rÊt thấp Nếu hai đầu vào mức cao, mạch tiêu thụ dòng đầu vào khoảng 40àA Collector T1 đợc nối với base T2 có mức điện áp 2VBE, tức khoảng 1,4V Diode tơng đơng tiếp giáp base-collector T1 lấy nguồn qua điện trở R1, đợc phân cực thuận; 40 BomonKTDT-ĐHGTVT nhờ Transistor T2 rơi vào trạng thái bÃo hoà Dòng Emitter T2 phần chảy qua R3, phần chảy vào base T4 đó, đa T4 vào trạng thái bÃo hoà Điện base T3, Vb3 có giá trị với tổng Vbe T4 cộng với VceSat T2 Điện áp qua Emitter cđa T3 lµ: Ve3 = VceSat + Vd1 Do đó, Vb3 = Ve3 transistor T3 trạng thái ngắt (OFF) Lúc này, Transistor T4 thông (ON), có dòng điện khoảng 16mA chảy qua đầu có mức logic tức điện áp đạt khoảng 400mV Giá trị logic điển hình đầu 220mV, với dòng điện đạt 16mA Giá trị dòng đủ để điều khiển 10 đầu vào logic TTL trạng thái Trở kháng Rout T4 đạt khoảng 12Ohm Trạng thái OFF (một đầu vào mức thấp, đầu mức cao) Xét trờng hợp tối thiểu đầu vào mức thấp (đầu vào không vợt 400mA) Giá trị dòng lớn đầu vào có mức logic khoảng 1,6mA, cổng với đầu mức thấp điều khiển khoảng 10 cổng khác Lúc này, Transistor T1 dẫn, T2 T4 rơi vào trạng thái ngắt Điện áp collector T2 cao vậy, T3 đạt bÃo hoà Dới điều kiện này, dòng đa qua đầu đạt 400àA, đủ để điều khiển 10 cổng khác Điện áp đầu Vo, đủ nguồn cung cấp, không nhỏ 2,4V Thực tế, với giá trị áp vào thấp 800mV, điện áp điển hình đạt 3,3V Dòng điện điều kiện ngắn mạch có giá trị nhỏ 18mA giá trị max 58 mA, đợc giới hạn chủ yếu R4 Trở kháng mức cao khoảng vài trăm Ohm Quá trình chuyển trạng thái cổng TTL Để chuyển trạng thái từ (OFF) (ON) đầu vào có mức đất đầu vào nối với Vcc Khi điện áp đầu vào mức thấp tăng, dòng điện đầu vào giảm tăng đạt tới 0,8V T2 bắt đầu dẫn điện áp collector giảm Kết quả, điện áp đầu giảm điện áp đầu vào đạt khoảng 1,41,5V, lúc điện áp đầu có giá trị khoảng 2V Điện áp base T2 khoảng 1,4V vậy, T2 T4 dẫn Bắt đầu từ thời điểm này, điện áp đầu nhanh chóng giảm xuống giá trị VceSat T4 , tức T2 đạt bÃo hoà T3 chuyển sang trạng thái ngắt (OFF) Có khoảng thời gian ngắn mà T3 T4 dẫn; khoảng thời gian có dòng chảy qua R4, T3, D1 T4 Dòng đợc hạn chế chủ yếu R4 Khi chuyển từ trạng thái thấp (low) lên cao (High), ban đầu đầu vào trạng thái cao 41 PTH-DTT Khi điện áp (hay nhiều) đầu vào giảm xuống 1,4V, T1 bắt đầu dẫn khiến cho T2 T4 rơi vào trạng thái dẫn Dòng qua T2 giảm điện áp collector T2 tăng khiến T3 rơi vào trạng thái dẫn đầu møc thÊp Dï cho cæng TTL ë møc ON hay OFF trở kháng thấp, cho phép cổng TTL điều khiển tải dung kháng cao Các nhánh phơ cđa hä TTL Hä logic chn TTL (STD) ®· đợc thay đổi qua nhiều năm để có tính tốt hơn, tạo nên nhánh phụ (sub-families) hä TTL Thùc tÕ, c¸c nh¸nh phơ cđa hä TTL chuẩn hoạt động nhanh hay tiêu thụ công suất Ýt h¬n so víi hä TTL chn Chóng gåm: S TTL (Schottky TTL) : tốc độ tăng gấp lần nhng công suất tiêu thụ tăng lên tới 20mW/cổng AS TTL (Advanced Schottky): tốc độ gần ECL (1 đến 2ns) LS TTL (Low Power Schottky TTL) : cïng tèc độ nhng công suất tiêu thụ giảm lần 10ns, 2mW/cỉng F TTL (Fast TTL) : tèc ®é gÊp lần, công suất tiêu thụ giảm nửa ALS TTL: 3ns, 1.25mW/cỉng Mét sè ký hiƯu cđa TTL cho biÕt dải nhiệt độ công tác 74: 00C - +700C 84: -250C- +850C 54: -550C - +1250C Mét sè chØ tiªu kü tht cđa TTL chn: Thêi gian trƠ 10ns C«ng suất tiêu tán 10mW Khả tải 10 Độ ổn ®Þnh nhiƠu Cao Møc logic møc b»ng +0,4V; møc b»ng +3,6V Nguån cung cÊp 5V ± 10% C¸c cổng logic NOR; NAND b Họ logic ECL Họ logic ECL (Emitter Coupled logic) đợc tạo sử dơng c«ng nghƯ l−ìng cùc (gièng nh− hä TTL) 42 BomonKTDT-ĐHGTVT Đây họ logic có tốc độ hoạt động nhanh thị trờng Nó đạt đợc tốc độ lý do: + Tránh việc đa linh kiện tích cực vào trạng thái bÃo hoà + Cho phép tiêu thụ công suất cao cổng so với họ logic khác Một thành phần họ ECL khuếch đại vi sai, Transistor đợc ghép Emitter chung nh hình dới Các đặc điểm khuếch đại vi sai: Dòng emitter không đổi Dòng chảy từ Transistor sang T kia, điện áp Vin đa tới đầu vào T thứ nằm khoảng: VBB 0,1V