Đang tải... (xem toàn văn)
ĐỀ BÀI Cho hàm số Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14): Xây dựng sơ đồ logic thực hiện hàm chỉ dùng phần tử NAND 2 đầu vào Sử dụng phần mềm thiết kế mạch logic, mô phỏng trên máy tính và nạp cho vi mạch số EPM7128. NỘI DUNG CÔNG VIỆC. 1. Thời gian: thí sinh thực hiện nội dung này trong thời gian 90 phút . 2. Nhiệm vụ. Thiết kế sơ đồ lolgic dựa trên hàm đã cho. Viết mã thiết kế và biên dịch trên phần mềm Quartus II Mô phỏng hoạt động của mạch Nạp chương trình cho vi mạch số EPM7128 THANG ĐIỂM TT Tiêu chí chấm Điểm tối đa Điểm thực tế 1 Thiết kế được sơ đồ logic 20 2 Sử dụng được phần mềm thiết kế 10 3 Lưu được chương trình 10 4 Chọn được Pin cho EPM7128 10 5 Mô phỏng đúng dạng tín hiệu 10 6 Kết nối và nạp được chương trình cho EPM7128 10 7 Thuyết minh được hoạt động của chương trình 10 8 An toàn 10 9 Thời gian (chỉ đánh giá phần điểm này khi nội dung này thực hiện hoàn chỉnh) 10 Đảm bảo an toàn, hoàn thành trước hoặc đúng thời gian quy định. 5 Quá giờ 5 Tổng điểm 100 Lưu ý: Phần thi đạt yêu cầu khi. Đảm bảo an toàn Không quá 10% thời gian quy định Hà Nội, ngày …. tháng …Năm 2013 TRƯỞNG KHOA (Ký và ghi rõ họ tên) Bùi Chính Minh TRƯỞNG TỔ MÔN (Ký và ghi rõ họ tên) Nguyễn Văn Huy GIÁO VIÊN RA ĐỀ (Ký và ghi rõ họ tên) Trần Thanh Bình ĐÁP ÁN ĐỀ 1 Bảng chân lý của hàm Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14) Sơ đồ logic: TRƯỜNG CĐNCN HÀ NỘI KHOA ĐIỆN – ĐIỆN TỬ Đề số: 02 ĐỀ THI KẾT THÚC MÔ ĐUN NGHỀ ĐIỆN TỬ CÔNG NGHIỆP MÔ ĐUN: VI MẠCH SỐ LẬP TRÌNH Trình độ đào tạo: Cao đẳng nghề Hình thức thi: Thực hành Thời gian: 90 phút ĐỀ BÀI Cho hàm số Y(A,B,C,D) = Π(0;1;3,7,8,9,11,12,13,15): Xây dựng sơ đồ logic thực hiện hàm chỉ dùng phần tử NOR 2 đầu vào Sử dụng phần mềm thiết kế mạch logic trên, mô phỏng trên máy tính và nạp cho vi mạch EPM7128. NỘI DUNG CÔNG VIỆC. 1. Thời gian: thí sinh thực hiện nội dung này trong thời gian 90 phút . 2. Nhiệm vụ. Thiết kế sơ đồ lolgic dựa trên hàm đã cho. Viết mã thiết kế và biên dịch trên phần mềm Quartus II Mô phỏng hoạt động của mạch Nạp chương trình cho vi mạch số EPM7128 THANG ĐIỂM TT Tiêu chí chấm Điểm tối đa Điểm thực tế 1 Thiết kế được sơ đồ logic 20 2 Sử dụng được phần mềm thiết kế 10 3 Lưu được chương trình 10 4 Chọn được Pin cho EPM7128 10 5 Mô phỏng đúng dạng tín hiệu 10 6 Kết nối và nạp được chương trình cho EPM7128 10 7 Thuyết minh được hoạt động của chương trình 10 8 An toàn 10 9 Thời gian (chỉ đánh giá phần điểm này khi nội dung này thực hiện hoàn chỉnh) 10 Đảm bảo an toàn, hoàn thành trước hoặc đúng thời gian quy định. 5 Quá giờ 5 Tổng điểm 100 Lưu ý: Phần thi đạt yêu cầu khi. Đảm bảo an toàn Không quá 10% thời gian quy định Hà Nội, ngày …. tháng …Năm 2013 TRƯỞNG KHOA (Ký và ghi rõ họ tên) Bùi Chính Minh TRƯỞNG TỔ MÔN (Ký và ghi rõ họ tên) Nguyễn Văn Huy GIÁO VIÊN RA ĐỀ (Ký và ghi rõ họ tên) Trần Thanh Bình
TRƯỜNG CĐNCN HÀ NỘI KHOA ĐIỆN – ĐIỆN TỬ Đề số: 01 ĐỀ THI KẾT THÚC MÔ ĐUN NGHỀ ĐIỆN TỬ CƠNG NGHIỆP MƠ ĐUN: VI MẠCH SỐ LẬP TRÌNH Trình độ đào tạo: Cao đẳng nghề Hình thức thi: Thực hành Thời gian: 90 phút ĐỀ BÀI Cho hàm số Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14): - Xây dựng sơ đồ logic thực hàm dùng phần tử NAND đầu vào - Sử dụng phần mềm thiết kế mạch logic, mơ máy tính nạp cho vi mạch số EPM7128 NỘI DUNG CƠNG VIỆC Thời gian: thí sinh thực nội dung thời gian 90 phút Nhiệm vụ - Thiết kế sơ đồ lolgic dựa hàm cho - Viết mã thiết kế biên dịch phần mềm Quartus II - Mơ hoạt động mạch - Nạp chương trình cho vi mạch số EPM7128 THANG ĐIỂM TT Tiêu chí chấm Thiết kế sơ đồ logic Sử dụng phần mềm thiết kế Lưu chương trình Chọn Pin cho EPM7128 Mơ dạng tín hiệu Kết nối nạp chương trình cho EPM7128 Thuyết minh hoạt động chương trình An tồn Thời gian (chỉ đánh giá phần điểm nội dung thực hoàn chỉnh) Đảm bảo an toàn, hoàn thành trước thời gian quy định Quá Tổng điểm Điểm tối đa 20 10 10 10 10 Điểm thực tế 10 10 10 10 5 100 Lưu ý: Phần thi đạt yêu cầu - Đảm bảo an tồn - Khơng q 10% thời gian quy định Hà Nội, ngày … tháng …Năm 2013 TRƯỞNG KHOA (Ký ghi rõ họ tên) TRƯỞNG TỔ MÔN (Ký ghi rõ họ tên) GIÁO VIÊN RA ĐỀ (Ký ghi rõ họ tên) Bùi Chính Minh Nguyễn Văn Huy Trần Thanh Bình ĐÁP ÁN ĐỀ Bảng chân lý hàm Y(A,B,C,D) = ∑(0;1;2;4,5;6,8;9;10;14) Sơ đồ logic: TRƯỜNG CĐNCN HÀ NỘI KHOA ĐIỆN – ĐIỆN TỬ Đề số: 02 ĐỀ THI KẾT THÚC MÔ ĐUN NGHỀ ĐIỆN TỬ CÔNG NGHIỆP MƠ ĐUN: VI MẠCH SỐ LẬP TRÌNH Trình độ đào tạo: Cao đẳng nghề Hình thức thi: Thực hành Thời gian: 90 phút ĐỀ BÀI Cho hàm số Y(A,B,C,D) = Π(0;1;3,7,8,9,11,12,13,15): - Xây dựng sơ đồ logic thực hàm dùng phần tử NOR đầu vào - Sử dụng phần mềm thiết kế mạch logic trên, mô máy tính nạp cho vi mạch EPM7128 NỘI DUNG CƠNG VIỆC Thời gian: thí sinh thực nội dung thời gian 90 phút Nhiệm vụ - Thiết kế sơ đồ lolgic dựa hàm cho - Viết mã thiết kế biên dịch phần mềm Quartus II - Mô hoạt động mạch - Nạp chương trình cho vi mạch số EPM7128 THANG ĐIỂM TT Tiêu chí chấm Thiết kế sơ đồ logic Sử dụng phần mềm thiết kế Lưu chương trình Chọn Pin cho EPM7128 Mơ dạng tín hiệu Kết nối nạp chương trình cho EPM7128 Thuyết minh hoạt động chương trình An tồn Thời gian (chỉ đánh giá phần điểm nội dung thực hoàn chỉnh) Đảm bảo an toàn, hoàn thành trước thời gian quy định Quá Tổng điểm Điểm tối đa 20 10 10 10 10 Điểm thực tế 10 10 10 10 5 100 Lưu ý: Phần thi đạt u cầu - Đảm bảo an tồn - Khơng 10% thời gian quy định Hà Nội, ngày … tháng …Năm 2013 TRƯỞNG KHOA (Ký ghi rõ họ tên) TRƯỞNG TỔ MÔN (Ký ghi rõ họ tên) GIÁO VIÊN RA ĐỀ (Ký ghi rõ họ tên) Bùi Chính Minh Ngũn Văn Huy Trần Thanh Bình ĐÁP ÁN ĐỀ Bảng chân lý hàm Y(A,B,C,D) = Π(0;1;3,7,8,9,11,12,13,15): Bìa nơ tối giản phương trình trạng thái hàm Sơ đồ logic mạch: TRƯỜNG CĐNCN HÀ NỘI KHOA ĐIỆN – ĐIỆN TỬ Đề số: 03 ĐỀ THI KẾT THÚC MÔ ĐUN NGHỀ ĐIỆN TỬ CÔNG NGHIỆP MƠ ĐUN: VI MẠCH SỐ LẬP TRÌNH Trình độ đào tạo: Cao đẳng nghề Hình thức thi: Thực hành Thời gian: 90 phút ĐỀ BÀI Cho sơ đồ mạch giải mã sang sau: - Hãy lập bảng trạng thái hoạt động mạch - Sử dụng phần mềm thiết kế mạch logic trên, mô dạng sóng máy tính nạp cho vi mạch EPM7128 NỘI DUNG CƠNG VIỆC Thời gian: thí sinh thực nội dung thời gian 90 phút Nhiệm vụ - Lập bảng trạng thái dựa sơ đồ logic cho - Thiết kế biên dịch phần mềm Quartus II - Mô hoạt động mạch - Nạp chương trình cho vi mạch số EPM7128 THANG ĐIỂM TT Tiêu chí chấm Thiết kế sơ đồ logic Sử dụng phần mềm thiết kế Lưu chương trình Chọn Pin cho EPM7128 Mơ dạng tín hiệu Kết nối nạp chương trình cho EPM7128 Thuyết minh hoạt động chương trình An tồn Thời gian (chỉ đánh giá phần điểm nội dung thực hoàn chỉnh) Đảm bảo an toàn, hoàn thành trước thời gian quy định Quá Tổng điểm Điểm tối đa 20 10 10 10 10 Điểm thực tế 10 10 10 10 5 100 Lưu ý: Phần thi đạt u cầu - Đảm bảo an tồn - Khơng 10% thời gian quy định Hà Nội, ngày … tháng …Năm 20 TRƯỞNG KHOA (Ký ghi rõ họ tên) TRƯỞNG TỔ MÔN (Ký ghi rõ họ tên) GIÁO VIÊN RA ĐỀ (Ký ghi rõ họ tên) Bùi Chính Minh Ngũn Văn Huy Trần Thanh Bình trình An tồn Thời gian (chỉ đánh giá phần điểm nội dung thực hoàn chỉnh) Đảm bảo an toàn, hoàn thành trước thời gian quy định Quá Tổng điểm 10 10 5 100 Lưu ý: Phần thi đạt yêu cầu - Đảm bảo an tồn - Khơng q 10% thời gian quy định Hà Nội, ngày … tháng …Năm 20 TRƯỞNG KHOA (Ký ghi rõ họ tên) TRƯỞNG TỔ MÔN (Ký ghi rõ họ tên) GIÁO VIÊN RA ĐỀ (Ký ghi rõ họ tên) Bùi Chính Minh Nguyễn Văn Huy CODE ĐỀ SỐ 11 Trần Thanh Bình LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY Bo_nhan_du_lieu_nt IS PORT ( din, clk, rst: IN BIT; data: OUT BIT_VECTOR (6 DOWNTO 0); err, data_valid: OUT BIT); END Bo_nhan_du_lieu_nt; ARCHITECTURE arc OF Bo_nhan_du_lieu_nt IS BEGIN PROCESS (rst, clk) VARIABLE count: INTEGER RANGE TO 10; VARIABLE reg: BIT_VECTOR (10 DOWNTO 0); VARIABLE temp : BIT; BEGIN IF (rst='1') THEN count:=0; reg := (reg'RANGE => '0'); temp := '0'; err cd->d->de->e->ef->f->fa->a Q trình dừng lại có tín hiệu Stop, mạch trở lại trạng thái a chờ stop xuống thấp trở lại Hệ thống giữ lại trạng thái a, b, c, d , e, f khoảng thời gian time1 = 80ms trạng thái ab, bc, cd, de, ef, fa time2 = 30ms NỘI DUNG CÔNG VIỆC Thời gian: thí sinh thực nội dung thời gian 120 phút Nhiệm vụ - Viết mã thiết kế biên dịch phần mềm Quartus II - Mô hoạt động mạch - Nạp chương trình cho vi mạch số EPM7128 Mô tả yêu cầu kỹ thuật Kết mô THANG ĐIỂM TT Tiêu chí chấm Thiết kế sơ đồ logic Sử dụng phần mềm thiết kế Lưu chương trình Chọn Pin cho EPM7128 Mơ dạng tín hiệu Kết nối nạp chương trình cho EPM7128 Thuyết minh hoạt động chương trình Điểm tối đa 20 10 10 10 10 10 10 Điểm thực tế An toàn Thời gian (chỉ đánh giá phần điểm nội dung thực hoàn chỉnh) Đảm bảo an toàn, hoàn thành trước thời gian quy định Quá Tổng điểm 10 10 5 100 Lưu ý: Phần thi đạt yêu cầu - Đảm bảo an tồn - Khơng q 10% thời gian quy định Hà Nội, ngày … tháng …Năm 20 TRƯỞNG KHOA (Ký ghi rõ họ tên) Bùi Chính Minh TRƯỞNG TỔ MƠN (Ký ghi rõ họ tên) Nguyễn Văn Huy CODE ĐỀ SỐ 13 GIÁO VIÊN RA ĐỀ (Ký ghi rõ họ tên) Trần Thanh Bình -LIBRARY ieee; USE ieee.std_logic_1164.all; -ENTITY Trochoiled7thanh IS PORT ( clk, stop: IN BIT; dout: OUT BIT_VECTOR (6 DOWNTO 0)); END Trochoiled7thanh; -ARCHITECTURE arc OF Trochoiled7thanh IS CONSTANT time1: INTEGER := 4; Gia tri thuc te hien thi la 80 CONSTANT time2: INTEGER := 2; Gia tri thuc te hien thi is 30 TYPE states IS (a, ab, b, bc, c, cd, d, de, e, ef, f, fa); SIGNAL present_state, next_state: STATES; SIGNAL count: INTEGER RANGE TO 5; SIGNAL flip: BIT; BEGIN - Phan mach day cua arc : -PROCESS (clk, stop) BEGIN IF (stop='1') THEN present_state