TRƯỜNG ĐẠI HỌC BÁCH KHOA TP HỒ CHÍ MINH KHOA ĐIỆN-ĐIỆN TỬ  LUẬN VĂN TỐT NGHIỆP ĐỀ TÀI: THIẾT KẾ ỔN ÁP XOAY CHIỀU DÙNG VI XỬ LÝ ĐÌNH GVHD: Thầy LÊ NGỌC SVTH: Trần Nguyên Khoa MSSV: 49700710 THÀNH PHỐ HỒ CHÍ MINH THÁNG 1/ 2002 CHƯƠNG I : GIỚI THIỆU VI XỬ LÝ HỌ CMOS AT89C51 I.1.1 Giới thiệu họ MCS-51: MCS-51 họ IC vi điều khiển hãng Intel sản xuất Các IC tiêu biểu cho họ 8051 8031 Các sản phẩm MCS-51 thích hợp cho ứng dụng điều khiển Việc xử lý Byte toán số học cấu trúc liệu nhỏ thực nhiều chế độ truy xuất liệu nhanh RAM nội Tập lệnh cung cấp bảng tiện dụng lệnh số học Bit gồm lệnh nhân lệnh chia Nó cung cấp hổ trợ mở rộng chip dùng cho biến Bit kiểu liệu riêng biệt cho phép quản lý kiểm tra Bit trực tiếp điều khiển hệ thống logic đòi hỏi xử lý luận lý 8951 vi điều khiển Bit, chế tạo theo công nghệ CMOS chất lượng cao, công suất thấp với K EPROM (Flash Programmable and erasable read only memory) Thiết bị chế tạo cách sử dụng nhớ không bốc mật độ cao ATMEL tương thích với chuẩn cơng nghiệp MCS-51 tập lệnh chân EPROM ON-CHIP cho phép nhớ lập trình lập trình hệ thống lập trình viên bình thường Bằng cách kết hợp CPU Bit với EPROM Chip đơn, ATMEL AT89C51 vi điều khiển mạnh (có cơng suất lớn) mà cung ấp linh động cao giải pháp giá nhiều ứng dụng vi điều khiển AT89C51 cung cấp đặc tính chuẩn sau: KB nhớ đọc xóa lập trình nhanh (EPROM), 128 Byte RAM, 32 đường I/O, TIMER/COUNTER 16 Bit, vectơ ngắt có cấu trúc mức ngắt, Port nối tiếp bán song công, mạch dao động tạo xung Clock dao động ON-CHIP Thêm vào đó, AT89C51 thiết kế với logic tĩnh cho hoạt động đến mức không tần số hỗ trợ hai phần mềm lựa chọn chế độ tiết kiệm công suất, chế độ chờ (IDLE MODE) dừng CPU cho phép RAM, timer/counter, port nối tiếp hệ thống ngắt tiếp tục hoạt động Chế độ giảm công suất lưu nội dung RAM treo dao động làm khả hoạt động tất chức khác Reset hệ thống Các đặc điểm 8951 tóm tắt sau: -4 KB nhớ lập trình lại nhanh, có khả tới 1000 chu kỳ ghi xoá -Tần số hoạt động từ: 0Hz đến 24 MHz -3 mức khóa nhớ lập trình -2 Timer/counter 16 Bit -128 Byte RAM nội -4 Port xuất /nhập I/O bit -Giao tiếp nối tiếp -64 KB vùng nhớ mã -64 KB vùng nhớ liệu ngoại -Xử lý Boolean (hoạt động bit đơn) -210 vị trí nhớ định vị bit -4 s cho hoạt động nhân chia I.1.2 khảo sát sơ đồ chân 8951, chức chân: Sơ đồ chân 8951: 40 30pF 19 12 MHz 18 30pF P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 XTAL.2 PSEN\ 29 P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 ALE 30 EA\ 31 RST RD WR T1 T0 INT1 INT0 TXD RXD XTAL.1 Vcc 17 16 15 14 13 12 11 10 8951 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 32 AD7 33 AD6 34 AD5 35 AD4 36 AD3 37 AD2 38 AD1 39 AD0 28 A15 27 A14 26 A13 25 A12 24 A11 23 A10 22 A9 21 A8 Vss 20 Hình1-2 Sơ đồ chân cách gắn thạch anh IC 8951 Chức chân 8951 : 8951 có tất 40 chân có chức đường xuất nhập Trong có 24 chân có tác dụng kép (có nghĩa chân có chức năng), chân hoạt động đường xuất nhập đường điều khiển thành phần bus liệu bus địa a.Các Port:  Port 0: - Port port có chức chân 32 – 39 8951 Trong thiết kế cỡ nhỏ không dùng nhớ mở rộng có chức đường IO Đối với thiết kế cỡ lớn có nhớ mở rộng, kết hợp bus địa bus liệu  Port 1: - Port port IO chân 1-8 Các chân ký hiệu P1.0, P1.1, P1.2, … có thề dùng cho giao tiếp với thiết bị cần Port khơng có chức khác, chúng dùng cho giao tiếp với thiết bị bên  Port 2: - Port port có tác dụng kép chân 21- 28 dùng đường xuất nhập byte cao bus địa thiết bị dùng nhớ mở rộng  Port 3: -Port port có tác dụng kép chân 10-17 Các chân port có nhiều chức năng, cơng dụng chuyển đổi có liên hệ với đặc tính đặc biệt 8951 bảng sau: Bit Tên Chức chuyển đổi P3.0 RXT Ngõ vào liệu nối tiếp P3.1 TXD Ngõ xuất liệu nối tiếp P3.2 INT0\ Ngõ vào ngắt cứng thứ P3.3 INT1\ Ngõ vào ngắt cứng thứ P3.4 T0 Ngõ vào P3.5 T1 củaTIMER/COUNTER thứ P3.6 WR\ Ngõ vào P3.7 RD\ củaTIMER/COUNTER thứ Tín hiệu ghi liệu lên nhớ ngồi Tín hiệu đọc nhớ liệu ngồi b.Các ngõ tín hiệu điều khiển:  Ngõ tín hiệu PSEN (Program store enable): - PSEN tín hiệu ngõ chân 29 có tác dụng cho phép đọc nhớ chương trình mở rộng thường nói đến chân 0E\ (output enable) Eprom cho phép đọc byte mã lệnh -PSEN mức thấp thời gian Microcontroller 8951 lấy lệnh Các mã lệnh chương trình đọc từ Eprom qua bus liệu chốt vào ghi lệnh bên 8951 để giải mã lệnh Khi 8951 thi hành chương trình ROM nội PSEN mức logic  Ngõ tín hiệu điều khiển ALE (Address Latch Enable): - Khi 8951 truy xuất nhớ bên ngoài, port có chức bus địa bus liệu phải tách đường liệu địa Tín hiệu ALE chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp đường địa liệu kết nối chúng với IC chốt - Tín hiệu chân ALE xung khoảng thời gian port đóng vai trị địa thấp nên chốt địa hồn tồn tự động.Các xung tín hiệu ALE có tốc độ 1/6 lần tần số dao động chip dùng làm tín hiệu clock cho phần khác hệ thống Chân ALE dùng làm ngõ vào xung lập trình cho Eprom 8951  Ngõ tín hiệu EA\(External Access) : -Tín hiệu vào EA\ chân 31 thường mắt lên mức mức Nếu mức 1, 8951 thi hành chương trình từ ROM nội khoảng địa thấp Kbyte Nếu mức 0, 8951 thi hành chương trình từ nhớ mở rộng Chân EA\ lấy làm chân cấp nguồn 21V lập trình cho Eprom 8951  Ngõ tín hiệu RST (Reset): -Ngõ vào RST chân ngõ vào Reset 8951 Khi ngõ vào tín hiệu đưa lên cao chu kỳ máy, ghi bên nạp giá trị thích hợp để khởi động hệ thống Khi cấp điện mạch tự động Reset  Các ngõ vào giao động X1,X2: -Bộ dao động được tích hợp bên 8951, sử dụng 8951 người thiết kế cần kết nối thêm thạch anh tụ hình vẽ sơ đồ Tần số thạch anh thường sử dụng cho 8951 12Mhz Chân 40 (Vcc) nối lên nguồn 5V Bản đồ nhớ Data Chip sau: Địa byte Địa bit 7F Địa byte Địa bit FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B RAM đa dụng E0 E7 E6 E5 E4 E E2 E1 E0 ACC D0 D7 D6 D5 D4 D D2 D1 D0 PSW 30 B8 - - - BC B B B9 B8 IP B A 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF AC A A A9 A8 IE B A 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không địa hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B 9A 99 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D khơng địa hố bit TH1 22 17 16 15 14 13 12 11 10 8C không địa hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B khơng địa hố bit TL1 20 07 06 05 04 03 02 01 00 8A khơng địa hố bit TL0 1F Bank 89 khơng địa hố bit TMO D 18 88 8F 8E 8D 8C 8B 8A 89 88 TCON 17 Bank 87 khơng địa hố bit PCON 0F Bank 83 không địa hố bit DPH 08 82 khơng địa hố bit DPL 07 Bank ghi 81 không địa hoá bit SP 00 (mặc định cho R0 -R7) 88 87 86 85 84 83 82 81 80 P0 10 RAM CÁC THANH GHI CHỨC NĂNG ĐẶCBIỆT - Bộ nhớ 8951 bao gồm ROM RAM RAM 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa hóa bit, bank ghi ghi chức đặc biệt - 8951 có nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình liệu Chương trình liệu chứa bên 8951 8951 kết nối với 64K byte nhớ chương trình 64K byte liệu Hai đặc tính cần ý là:  Các ghi port xuất nhập định vị (xác định) nhớ truy xuất trực tiếp giống địa nhớ khác  Ngăn xếp bên Ram nội nhỏ so với Ram ngoại Microprocontroller khác RAM bên 8951 phân chia sau:  Các bank ghi có địa từ 00H đến 1FH  RAM địa hóa bit có địa từ 20H đến 2FH  RAM đa dụng từ 30H đến 7FH  Các ghi chức đặc biệt từ 80H đến FFH RAM đa dụng: - Mặc dù hình vẽ cho thấy 80 byte đa dụng chiếm địa từ 30H đến 7FH, 32 byte từ 00H đến 1FH dùng với mục đích tương tự (mặc dù địa có mục đích khác) - Mọi địa vùng RAM đa dụng truy xuất tự dùng kiểu địa trực tiếp gián tiếp RAM truy xuất bit: - 8951 chứa 210 bit địa hóa, có 128 bit có chứa byte có chứa địa từ 20F đến 2FH bit cịn lại chứa nhóm ghi có chức đặc biệt - Ý tưởng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý chung Các bít đặt, xóa, AND, OR, …, với lệnh đơn Đa số microcontroller xử lý đòi hỏi chuỗi lệnh đọc sửa ghi để đạt mục đích tương tự Ngồi port truy xuất bít 128 bit truy xuất bit truy xuất byte bit phụ thuộc vào lệnh dùng Các bank ghi: - 32 byte thấp nhớ nội dành cho bank ghi Bộ lệnh 8951 hỗ trợ ghi có tên R0 đến R7 theo mặc định sau reset hệ thống, ghi có địa từ 00H đến 07H - Các lệnh dùng ghi RO đến R7 ngắn nhanh so với lệnh có chức tương ứng dùng kiểu địa trực tiếp Các liệu dùng thường xuyên nên dùng ghi - Do có bank ghi nên thời điểm có bank ghi truy xuất ghi RO đến R7 đề chuyển đổi việc truy xuất bank ghi ta phải thay đổi bit chọn bank ghi trạng thái Các ghi có chức đặc biệt: - Các ghi nội 8951 truy xuất ngầm định lệnh - Các ghi 8951 định dạng phần RAM chip ghi có địa (ngoại trừ ghi đếm chương trình ghi lệnh ghi bị tác động trực tiếp) Cũng R0 đến R7, 8951 có 21 ghi có chức đặc biệt (SFR: Special Function Register) vùng RAM nội từ địa 80H đến FFH Chú ý: Tất 128 địa từ 80H đến FFH khơng định nghĩa, có 21 ghi có chức đặc biệt định nghĩa sẵn địa chỉ.Ngoại trừ ghi A truy xuất ngầm nói, đa số ghi có chức đặc biệt SFR địa hóa bit byte Thanh ghi trạng thái chương trình (PSW: Program Status Word): Từ trạng thái chương trình địa D0H tóm tắt sau: BIT SYMBOL ADDRESS DESCRIPTION PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag PSW.5 F0 D5H Flag PSW4 RS1 D4H Register Bank Select PSW.3 RS0 D3H Register Bank Select 00=Bank 0; address 00H07H 01=Bank 1; address 08H0FH 10=Bank 2; address 10H17H 11=Bank 3; address 18H1FH PSW.2 OV D2H Overlow Flag PSW.1 - D1H Reserved PSW.0 P DOH Even Parity Flag Chức bit trạng thái chương trình: Cờ Carry CY (Carry Flag): -Cờ nhớ có tác dụng kép Thơng thường dùng cho lệnh tốn học: C=1 phép tốn cộng có tràn phép trừ có mượn ngược lại C= phép tốn cộng khơng tràn phép trừ khơng có mượn Cờ Carry phụ AC (Auxiliary Carry Flag): - Khi cộng giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC set kết bit thấp nằm phạm vi điều khiển 0AH 0FH Ngược lại AC= Cờ (Flag 0): -Cờ (F0) bit cờ đa dụng dùng cho ứng dụng người dùng Những bit chọn bank ghi truy xuất: - RS1 RS0 định dãy ghi tích cực Chúng xóa sau reset hệ thống thay đổi phần mềm cần thiết Tùy theo RS1, RS0 = 00, 01, 10, 11 chọn Bank tích cực tương ứng Bank 0, Bank1, Bank2, Bank3 RS1 RS0 BANK 0 0 1 1 Cờ tràn OV (Over Flag): - Cờ tràn set sau hoạt động cộng trừ có tràn tốn học Khi số có dấu cộng trừ với nhau, phần mềm kiểm tra bit để xác định xem kết có nằm tầm xác định khơng Khi số khơng có dấu cộng bit OV bỏ qua Các kết lớn +127 nhỏ –128 bit OV = Cit Parity (P): - Bit tự động set hay Clear chu kỳ máy để lập Parity chẵn với ghi A Sự đếm bit ghi A cộng với bit Parity ln ln chẵn Ví dụ A chứa 10101101B bit P set lên để tổng số bit A P tạo thành số chẵn - Bit Parity thường dùng kết hợp với thủ tục Port nối tiếp để tạo bit Parity trước phát kiểm tra bit Parity sau thu Thanh ghi B : Thanh ghi B địa F0H dùng với ghi A cho phép toán nhân chia Lệnh MUL AB  nhận giá trị không dấu bit hai ghi A B, trả kết 16 bit A (byte cao) B (byte thấp) Lệnh DIV AB  lấy A chia B, kết nguyên đặt vào A, số dư đặt vào B - Thanh ghi B dùng ghi đệm trung gian đa mục đích Nó bit định vị thông qua địa từ F0HF7H Con trỏ Ngăn xếp SP (Stack Pointer): - Con trỏ ngăn xếp ghi bit địa 81H Nó chứa địa của byte liệu hành đỉnh ngăn xếp Các lệnh ngăn xếp bao gồm lệnh cất liệu vào ngăn xếp (PUSH) lấy liệu khỏi ngăn xếp (POP) Lệnh cất liệu vào ngăn xếp làm tăng SP trước ghi liệu lệnh lấy khỏi ngăn xếp làm giảm SP Ngăn xếp 8031/8051 giữ RAM nội giới hạn địa truy xuất địa gián tiếp, chúng 128 byte đầu 8951 - Để khởi động SP với ngăn xếp bắt đầu địa 60H, lệnh sau dùng: MOV SP, #5F - Với lệnh ngăn xếp 8951 có 32 byte địa cao RAM chip 7FH Sỡ dĩ giá trị 5FH nạp vào SP SP tăng lên 60H trước cất byte liệu - Khi Reset 8951, SP mang giá trị mặc định 07H liệu cất vào ô nhớ ngăn xếp có địa 08H Nếu phần mềm ứng dụng không khởi động SP giá trị