điện tử số chương 5 mạch logic dãy

108 3.7K 7
điện tử số chương 5 mạch logic dãy

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

ĐIỆN TỬ SỐ Chương 5 Mạch logic dãy Mô hình mạch logic dãyMạch logic dãy (Sequential logic) là mạch logic có tính chất nhớ, có khâu trễ • Trạng thái tiếp theo của mạch logic dãy phụ thuộc vào giá trị của tập biến kích thích ở lối vào và trạng thái hiện tại của mạchMạch logic dãy thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock Flip-flop • Flip-flop là mạch logic có hai trạng thái ổn định (bi-stable), nó có thể thay đổi hoặc giữ nguyên trạng thái tuỳ thuộc vào các tín hiệu kích thích ở các lối vào của nó. • Các flip-flops có thể được đồng bộ từ một dãy tín hiệu nhịp gọi là clock (theo mức hoặc sườn xung clock) • Dạng flip flop đơn giản nhất là R-S flip flop - có hai lối vào R (Reset) và S (Set), được mô tả như sau: Tổng hợp R-S Flip flop • Mô tả quan hệ giữa biến ra Q (tiếp theo) với các biến vào S, R và biến ra Q (hiện tại) • Biến đổi biểu thức và thực hiện R-S flip flop bằng các cổng logic cơ bản Tín hiệu đồng bộ Flip flop • Các Flip flop thường được hoạt kích để nhận thông tin nhờ một tín hiệu đồng bộ gọi là clock • Tín hiệu clock có thể tích cực: – theo mức (cao, thấp) – theo sườn (lên, xuống) • Flip flop chỉ có thể trao đổi thông tin khi tín hiệu clock tích cực. Khi clock không tích cực thì Flip flop giữ nguyên trạng thái CLK S R Q Q’ ‘0’ x x Q Q’ ‘1’ 0 0 1 1 0 1 0 1 Q 0 1 x Q’ 1 0 x Các R-S Flip flop • Các FF thường được đồng bộ bằng tín hiệu clock • Dùng FF kiểu Master- Slave để đảm bảo truyền tin cậy Flip Flop hoạt kích theo sườn J-K Flip flop • So sánh J-K Flip flop với R-S Flip flop: – S = J.Q’ và – R = K.Q • Có thể tạo J-K FF từ một R-S FF theo đồ sau: Tạo J-K Flip flop • Để đảm bảo truyền tín hiệu tin cậy, thường tạo J-K flip flop từ R-S flip flop kiểu Master-Slave • Khi đó J-K flip flop được hoạt kích theo sườn D Flip flop và T Flip flop • Theo bảng trạng thái của các FF, có thể tạo DFF và TFF từ J-KFF như sau: – DFF: D = J = K’ – TFF: T = J = K [...]... mức logic ‘1’ Bộ đếm cơ số N ≠ 2n Bộ đếm đặt trước giá trị Bộ đếm thuận nghịch Sử dụng bộ đếm • Với các bộ đếm thuận nghịch đặt trước được giá trị, ta có thể tạo ra bộ đếm có chu kỳ đếm từ N1 đến N2 • Trong đó, N1 và N2 là các giá trị nguyên bất kỳ Locked-out ở mạch logic dãy ĐIỆN TỬ SỐ Chương 6 Phân tích, thiết kế mạch logic dãy Mô hình mạch logic dãy • Có thể coi mô hình tổng quát nhất của mạch logic. .. nối tiếp ra nối tiếp (SISO), ví dụ: 4006 (18 nhịp), 451 7 (64 nhịp), 455 7 (64 nhịp), 456 2 (128 nhịp) … – Vào nối tiếp ra song song (SIPO), ví dụ: 40 15 (4 bit), 4094 (8 bit), 74164 (8 bit) … – Vào song song ra nối tiếp (PISO), ví dụ: 4014, 4021, 741 65, 74166 đều là các thanh ghi 8 bit – Vào song song ra song song (PIPO), ví dụ: 74 95, 741 95, 743 95, 40 35 (4 bit), 74323 (8 bit) – Thanh ghi dịch vạn năng... logic dãy gồm: các biến vào, các biến ra và các trạng thái bên trong của mạch • Có thể sử dụng mô hình máy trạng thái (Finite State Machine FSM) để phân tích và tổng hợp mạch logic dãy • Tại mỗi nhịp clock, mạch logic tổ hợp xác định các biến ra và trạng thái tiếp theo thông qua các biến vào và trạng thái hiện tại Các mô hình FSM • Hai mô hình FSM thông dụng để phân tích và tổng hợp mạch logic dãy là... một khoảng thời gian ≥ th, sau khi kết thúc ‘sự kiện’ clock • Đây là một trong những yếu tố hạn chế tần số của mạch logic dãy Kích thích cho các flip flop • Khi thiết kế mạch logic dãy, ta cần phải xác định điều kiện kích thích cho các flip-flop tuỳ theo đáp ứng cần có của chúng • Với hai giá trị logic ‘0’ và ‘1’ cho mỗi biến, mỗi flip-flop có thể có một trong bốn đáp ứng là: ‘S0’, ‘S1’, ‘T0’, và ‘T1’... mô hình Moore và mô hình Mealy Trình tự thiết kế mạch logic dãy 1 Mô tả hoạt động của mạch logic dãy cần thiết kế (biểu đồ trạng thái, biểu đồ thời gian, hoặc các thông tin thích hợp khác) 2 Lập bảng chuyển trạng thái (state table) 3 Gán giá trị nhị phân cho mỗi trạng thái 4 Xác định số flip-flop cần dùng và gán cho mỗi flip-flop một ký hiệu bằng chữ 5 Lựa chọn kiểu flip-flop cần dùng 6 Từ bảng chuyển... flip-flop và biểu thức của mỗi biến ra 7 Lập đồ mạch logic từ các phần tử cơ bản Biểu đồ trạng thái • Có thể mô tả hoạt động của các mạch logic dãy bằng biểu đồ trạng thái (state diagram): – Vòng tròn mô tả trạng thái của mạch – Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mô tả quá trình chuyển trạng thái • Ví dụ: Ví dụ thiết kế: Tạo xung đơn • Mạch tạo ở cửa ra một xung đơn có độ rộng cố... ghi chứa số liệu (Data Storage Register) được tạo ra bằng cách dùng các D flip-flop nối ‘song song với nhau’ • Có thể dùng thêm các buffer 3-trạng thái để tạo cơ chế đọc (‘Read’) cho các thanh ghi • Ví dụ: 74273, 74373, 74374 … Một số vi mạch thanh ghi Thanh ghi dịch (Shift Register) • Thanh ghi dịch được dùng để: – Biến đổi mã song song  nối tiếp – Tạo trễ cho các dãy tín hiệu số • Phần tử cơ bản... ‘1’ sang ‘0’ COUNT 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 OUTPUTS QD QC QB QA 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Bộ đếm – đồng bộ • Đếm đồng bộ (Synchronous Counter): tín hiệu clock cho các flip flop được lấy từ một nguồn chung, điều kiện lật của các flip flop được xác định bởi mức logic ở lối vào T • Flip flop . ĐIỆN TỬ SỐ Chương 5 Mạch logic dãy Mô hình mạch logic dãy • Mạch logic dãy (Sequential logic) là mạch logic có tính chất nhớ, có khâu trễ • Trạng thái tiếp theo của mạch logic dãy phụ. kiện’ clock • Đây là một trong những yếu tố hạn chế tần số của mạch logic dãy Kích thích cho các flip flop • Khi thiết kế mạch logic dãy, ta cần phải xác định điều kiện kích thích cho các. lối vào và trạng thái hiện tại của mạch • Mạch logic dãy thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock Flip-flop • Flip-flop là mạch logic có hai trạng thái ổn định (bi-stable),

Ngày đăng: 27/05/2014, 12:37

Từ khóa liên quan

Mục lục

  • ĐIỆN TỬ SỐ

  • Mô hình mạch logic dãy

  • Flip-flop

  • Tổng hợp R-S Flip flop

  • Tín hiệu đồng bộ Flip flop

  • Các R-S Flip flop

  • Flip Flop hoạt kích theo sườn

  • J-K Flip flop

  • Tạo J-K Flip flop

  • D Flip flop và T Flip flop

  • Phân biệt flip-flop hoạt kích theo mức và hoạt kích theo sườn

  • Tín hiệu điều khiển trực tiếp ở các flip-flop

  • Quan hệ thời gian ở Flip Flop

  • Kích thích cho các flip flop

  • Thanh ghi (Storage Register)

  • Một số vi mạch thanh ghi

  • Thanh ghi dịch (Shift Register)

  • Các loại thanh ghi dịch

  • Ví dụ về các thanh ghi dịch

  • Thanh ghi dịch PIPO

  • Thanh ghi dịch vạn năng

  • Hoạt động của thanh ghi dịch

  • Bộ đếm – Không đồng bộ

  • Bộ đếm – đồng bộ

  • Bộ đếm cơ số N ≠ 2n

  • Bộ đếm đặt trước giá trị

  • Bộ đếm thuận nghịch

  • Sử dụng bộ đếm

  • Locked-out ở mạch logic dãy

  • Slide 30

  • Slide 31

  • Các mô hình FSM

  • Trình tự thiết kế mạch logic dãy

  • Biểu đồ trạng thái

  • Ví dụ thiết kế: Tạo xung đơn

  • Sử dụng mô hình FSM Moore

  • Tổng hợp mạch theo mô hình FSM Moore

  • Sử dụng mô hình FSM Mealy

  • Tổng hợp mạch theo mô hình FSM Mealy

  • Ví dụ thiết kế: Bộ đếm

  • Slide 41

  • Xác định điều kiện kích thích cho các Flip-Flop

  • Slide 43

  • Slide 44

  • Kiểm tra hoạt động của bộ đếm

  • Slide 46

  • Biến đổi tín hiệu trong hệ thống

  • Chức năng của ADC và DAC

  • Đặc tính của ADC và DAC

  • Ví dụ về biến đổi ADC

  • Bước lượng tử của ADC

  • Sai số lượng tử của ADC

  • Giảm sai số lượng tử

  • Các sai số khác

  • Biến đổi DAC

  • DAC dùng mạch phân áp

  • DAC dùng điện trở có trọng số

  • DAC dùng lưới điện trở R-2R

  • Đặc điểm chung của DAC

  • D/A Dynamic conversion parameters

  • Slide 61

  • Biến đổi ADC

  • Flash ADC

  • ADC biến đổi xấp xỉ dần

  • ADC tích phân

  • Đặc điểm chung của ADC

  • Slide 67

  • Slide 68

  • Slide 69

  • Phân loại và đánh giá

  • Các tín hiệu của bộ nhớ

  • Tốc độ của bộ nhớ

  • Tổ chức bộ nhớ

  • Slide 74

  • Xác định khối nhớ được chọn

  • Đọc/viết bộ nhớ

  • Phần tử nhớ

  • Bộ nhớ chỉ đọc - ROM

  • Phần tử nhớ ROM

  • Cầu nối (E)EPROM

  • Phần tử nhớ PROM, EPROM, và EEPROM

  • Bộ nhớ MOS ROM 1

  • Bộ nhớ MOS ROM 2

  • Bộ nhớ đọc/viết - RAM

  • Phần tử nhớ SRAM

  • Slide 86

  • Quá trình viết SRAM

  • Quá trình đọc SRAM

  • Phần tử nhớ DRAM – 3 transistor

  • Phần tử nhớ DRAM – 1 transistor

  • So sánh các bộ nhớ

  • Sử dụng bộ nhớ

  • Slide 93

  • Xung và các tính chất cơ bản

  • Mạch tạo xung

  • Tạo xung bằng cổng NOT

  • Mạch One-shot dùng cổng NOT

  • Tạo xung nhờ hiệu ứng trễ

  • Vi mạch logic tạo xung 74xx123

  • Vi mạch TIMER 555

  • One-shot dùng 555

  • Slide 102

  • Mạch tự dao động dùng 555

  • Slide 104

  • Mạch điều chế độ rộng xung PWM – Pulse Width Modulation

  • Phase Locked Loop - PLL

  • Sử dụng của PLL

  • Tổng hợp tần số

Tài liệu cùng người dùng

Tài liệu liên quan