Đang tải... (xem toàn văn)
Trường Đại học Bách khoa – Đại học Quốc gia TP HCM Khoa Khoa học và Kĩ thuật Máy tính ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA HỆ THỐNG SỐ (TN) (CO1024) BÁO CÁO LAB 4 GVHD NGUYỄ.
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA HỆ THỐNG SỐ (TN) (CO1024) BÁO CÁO LAB GVHD : NGUYỄN THIÊN ÂN SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10 TP Hồ Chí Minh, ngày 17 tháng 11 năm 2022 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính MỤC LỤC Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 2/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.1 : Design and simulate a Full Adder built from Half Adder in Logisim Bài làm Hình ảnh mạch Half Adder : Mạch Full Adder xây dựng từ Half Adder : Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 3/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.2 : Design, simulate and implement a 4-bit Ripple Carry Adder using IC 7483 Bài làm Minh họa mạch 4-bit Ripple Carry Adder : Thiết kế mạch 4-bit Ripple Carry Adder sử dụng IC7483 Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 4/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.3 : Design, simulate and implement a MOD-10 Asynchronous UP Counter using J-K Flip-flops (IC7473) Bài làm QD QC QB QA Rese t 0 0 0 0 1/ Bảng thực trị 0 0 0 0 0 1 0 1 1 0 1 1 0 0 0 0 2/ Minh họa mạch Logisim Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 5/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính 3/ Minh họa mạch có sử dụng IC7473 Logisim Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 6/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.4: STT Synchronous Counter Trong Synchronous Counter , tất Asynchronous Counter Trong Asynchronous Counter , flip flip flop kích hoạt đồng thời với clock Hoạt động nhanh Không tạo decoding errors Còn gọi Parallel Counter Việc thiết kế Synchronous Counter việc triển khai phức tạp số lượng trạng thái ngày tăng Hoạt động theo trình tự đếm mong muốn Trong Synchronous Counter , độ trễ lan truyền flop khác kích hoạt với clock khác nhau, khơng đồng thời Hoạt động chậm Tạo decoding errors Còn gọi kà Serial Counter ithiết kế thực dễ dàng Chỉ hoạt động theo trình tự đếm cố định (UP/DOWN) Trong Asynchronous Counter , có độ trễ lan truyền cao What is the difference between asynchronous and synchronous counter? Bài làm Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab Trang 7/9 Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM Khoa Khoa học Kĩ thuật Máy tính Câu hỏi 2.3.5: What is the procedure to design a synchronous counter? Bài làm Synchronous Counter Trong Synchronous Counter (bộ đếm đồng bộ), trình tự đếm điều khiển xung CLOCK thay đổi OUTPUT xảy trình “đồng hóa” với tín hiệu CLOCK Cụ thể, tín hiệu CLOCK kết nối với INPUT CLOCK flip-flop riêng lẻ đếm để tất flip-flop kích hoạt đồng thời (song song) lúc Một số loại Synchronous Counter : − Up counters − Down counters − Decade counter , … Các bước để thực Synchronous Counter 1/ Xác định số lượng flip-flops sử dụng VD : Nếu thiết kế đếm mod N cần có n số flip-flops n tìm phương trình N