Đang tải... (xem toàn văn)
Quá trình phát triển và một số nét đặc trưng của các thế hệ máy tính ¨ Định luật Moore ¨ Một số thành phần cơ bản của máy tính cá nhân ngày nay ¨ Giải thích các khái niệm wafer, chip, chipset ¨ Mô hình abstraction layers
HỆ THỐNG MÁY TÍNH 10 – Bộ nhớ Tổng quan v b nh ă T trỏi sang phi: ¤ Dung lượng tăng dần ¤ Tốc độ giảm dần ¤ Giá thành bit giảm dần Bộ nhớ Vớ d Phõn loi ă ă Phng phỏp truy cp Ô Tun t (bng t) Ô Trc tip (cỏc loi a) Ô Ngu nhiờn (b nh bỏn dn nh RAM, ROM) Ô Liờn kt (cache) Kiu vt lý Ô B nh bỏn dn (cache, ghi, RAM, ROM) Ô B nh t (HDD, FDD) Ô B nh quang (CD-ROM, DVD) B nh ngoi ă Mt s b nh ngoi thụng dng: Ô Bng t (Magnetic tape) Ô a t (Magnetic disk) Ô a quang (Optical disk) Ô Flash disk Bng t a t: a mềm Đĩa từ: Đĩa cứng 10 Ví dụ 40 ¨ Khơng gian địa nhớ = GB ă Kớch thc Line = Block = 32 byte Xác định cụ thể số bit cho trường địa X (W, T) tổ chc theo kiu associative mapping ỏp ỏn 41 ă B nhớ = GB = 232 byte N = 32 bit ă Line (bao gm nhiu t nh) = 32 byte = 25 byte W = bit (Dùng bit để đánh địa nội cỏc t nh (ụ) Line) ă Tag = T = N – W = 32 – = 27 bit Nhn xột 42 ă Ta cú th suy tổng số Block nhớ = Kích thước nhớ / Kích thước block = 232 / 25 = 227 Dùng 27 bit để ỏnh a ch Block (= 14 + 13) ă Giả sử ta có Block thứ M (27 bit, giá trị từ 227 - 1) muốn lưu vào cache lưu Line cú Tag ti Line ú l: Ô T = M (27 bit) 43 ỏnh giỏ Associative mapping 44 ă Để tìm Line chứa nội dung Block, cần dị tìm so sánh với Tag tất Line Cache Mất nhiều thi gian ă Xỏc sut cache hit cao ă Cn b so sỏnh phc Set associative mapping 45 ă Cache c chia thnh cỏc Tp (Set) ă Mi mt Set cha s Line (2,4,8,16 Line) Ô ă ă Ví dụ: Line / Set 4-way associative mapping nh x theo nguyờn tc sau: Ô B0 S0 ¤ B1 S1 ¤ B2 S2 ¤ … Địa nhớ bao gồm trường ¤ Trường Word xác định kích thước Block (= Line) Ô Trng Set xỏc nh th t Set Cache Ô Trng Tag dựng xỏc nh s thứ tự Block nhớ lưu Cache Vớ d 46 ă Khụng gian a ch b nh chớnh = GB ă Dung lng cache = 256 KB ă Kớch thc Line = Block = 32 byte Xác định cụ thể số bit cho trường địa X (W, S, T) tổ chức theo kiểu 4-way associative mapping Đáp án 47 ă B nh chớnh = GB = 232 byte N = 32 bit ă Cache = 256 KB = 218 byte Ta dùng 18 bit để đánh địa từ nhớ (ô) Cache ă Line (bao gm nhiu t nh) = 32 byte = 25 byte W = bit (Dùng bit để đánh địa nội từ nhớ (ô) Line) Số Line cache = 218 / 25 = 213 Line L = 13 bit (Dùng 13 bit để đánh địa Line Cache) ă Mt Set Cache cú Line = 22 Line Số Set Cache = 213 / 22 = 211 Set S = 11 bit (Dùng 11 bit để địa Set Cache) ă Tag = T = N (S+ W) = 32 – (11 + 5) = 16 bit 48 Cỏc tham s nh hng hiu sut Cache 49 ă Block size Ô Nh quỏ: gim tớnh lõn cn (spatial locality) Ô Ln quỏ: s lng block cache ớt, thi gian chuyn block vo cache lõu (miss penalty) ă Cache size Ô Nh quỏ: s lng Block cú th lưu cache ít, làm tăng tỷ lệ cache miss Ô Ln quỏ: t l gia vựng nh thc cần thiết so với vùng nhớ lưu vào cache thấp, nghĩa overhead (tổng chi phí) cao, tốc độ truy cập cache giảm Thuật toán thay (Replacement Algorithm) 50 ă Khi cn chuyn Block mi vào Cache mà khơng tìm Line trống, phi b Line no ra? ă Mt s cỏch chn: ¤ Random: Thay ngẫu nhiên ¤ FIFO (First In First Out): Thay Line nằm lâu Cache Ô LFU (Least Frequently Used): Thay th Line no Cache có số lần truy cập cựng khong thi gian Ô LRU (Least Recently Used): Thay Line Cache có thời gian lâu nht khụng c tham chiu n ă Ti u nht: LRU Write Policy 51 ă Nu Line b thay đổi Cache, thực thao tác ghi lờn li RAM ? ă Ô Write Through: lp tc Ô Write Back: Line ny b thay Nếu nhiều processor chia sẻ RAM, processor có cache riờng: Ô Bus watching with WT: loi b Line b thay i cache khỏc Ô Hardware transparency: tự động cập nhật cache khác Line b cache thay i Ô Noncacheable shared memory: phn nhớ dùng chung không đưa vào cache S lng v Loi cache 52 ă Cú th s dụng nhiều mức cache (gọi level): L1, L2, L3… ¨ Các cache mức thấp gọi on-chip, cache mức cao thường off-chip truy cập thông qua external bus bus dành riờng ă Cache cú th dựng chung cho c data instruction riêng cho loại Cache b x lý Intel 53 ă 80486: KB cache L1 trờn chip (on-chip) ă Pentium: cú cache L1 trờn chip ă Ô Cache lnh: KB Ô Cache liệu: KB Pentium (2000): có level cache L1 v L2 trờn chip Ô Ô Cache L1: n cache, cache KB n Kích thước Line = 64 byte n 4-way associative mapping Cache L2: n 256 KB n Kích thước Line = 128 byte n 8-way associative mapping Sơ đồ nhớ Pentium 54