Đang tải... (xem toàn văn)
đồ án :FPGA và ứng dụng cho 3G-WCDMAChương 1: Tổng quan về FPGATrình bày chung về FPGA, Xilinx FPGAs, các cải tiến của JBits, các công trình trước đây và hiện nay có liên quan tới VTsim, các công cụ ảnh hưởng tới VTsim.Chương 2: Ứng dụng FPGA trong tính toán ôMô tả bốn kiến trúc tính toán ô thực hiện cho việc nghiên cứu, trình bày phần cứng FPGA mức cao dùng cho mỗi từng kiến trúc để thuận tiện tương tác với hệ thống phân loại dựa trên cách tính toán của mỗi kiến trúc. Bốn kiến trúc MULTIPLE, SINGLE, BOOTH, và BIT được phân biệt dựa vào cách mà chúng tính toán giải quyết bằng các cấp độ tương đương và bằng cách thực hiện các phép tính số học khác nhau. Phần cứng được thiết kế cụ thể cho từng vấn đề, bởi vậy mỗi kiến trúc bao gồm các khối số học rất nhỏ yêu cầu để tính toán vấn đề. Do đó, mỗi khối số học được dùng chỉ trong mỗi xung đồng hồ. Tính logic yêu cầu cho tương tác hệ thống được giảm nhỏ nhất để lưu trữ nhiều vùng chíp có thể cho tính toán ô.Chương 3: Ứng dụng FPGA trong 3G W-CDMATrình bày một số lý do tại sao sử dụng FPGA cho trạm gốc, một số tính năng chính của FPGA ứng dụng trong trạm gốc 3G, sơ đồ máy thu - phát, sơ đồ MUD, trình bày về hoạt động của các mạch thực tế cho việc mã hóa và giải mã Turbo.Được sự quan tâm giúp đỡ chỉ bảo tận tình trong nghiên cứu và cung cấp tài liệu của thầy giáo KS. Nguyễn Viết Đảm và ý kiến đóng góp của các thầy cô giáo trong bộ môn vô tuyến cùng với sự cố gắng, nỗ lực của bản thân đồ án được hoàn thành với nội dung được giao ở mức độ và phạm vi nhất định. Tuy nhiên do trình độ và thời gian có hạn, đồ án chắc chắn không tránh khỏi những sai sót, kính mong các thầy cô giáo và các bạn sinh viên chỉ bảo đóng góp ý kiến chỉnh sửa và định hướng nội dung cho hướng phát triển tiếp theo.Em xin chân thành cảm ơn thầy giáo KS. Nguyễn Viết Đảm đã tận tình giúp đỡ trong thời gian học tập và làm đồ án tốt nghiệp.
Đồ án tốt nghiệp Mục lục Mục lục Mục lục i Thuật ngữ viết tắt iii Danh mục hình vẽ vi Danh mục bảng biểu viii Lời nói đầu 1 CHƯƠNG 1: Tổng quan về FPGA 3 1.1. Mở đầu 3 1.2. Tổng quan về FPGA 3 1.3. Xilinx FPGAs 5 1.3.1 Virtex-II CLB 6 1.3.2 Virtex-II IOB 8 1.3.3 Virtex-II Clock Tiles 9 1.3.4. VirtexII Pro 10 1.4. VTsim 11 1.5. Các công trình liên quan tới VTsim: JHDL, JBits, JHDLBits và ADB 12 1.5.1 JHDL 13 1.5.2 Cơ bản về JBits và ADB 13 1.5.3 JHDLBits 14 1.6. Những cải tiến JHDLBits và JBits 15 1.7. Kết luận 17 CHƯƠNG 2: Ứng dụng FPGA trong tính toán ô 18 2.1. Mở đầu 18 2.2 Thiết kế mức cao tổng quát 18 2.3. MULTIPLE 21 2.4. SINGLE 23 2.5. BOOTH 25 2.6. BIT 28 2.8. Kết luận 30 CHƯƠNG 3: Ứng dụng FPGA trong 3G: W-CDMA 31 3.1. Mở đầu 31 3.2. Ứng dụng FPGA cho trạm gốc 3G-UMTS 31 3.2.1. Tại sao lại lựa chọn FPGA 31 3.2.1.1 Giảm rủi ro thiết kế 31 3.2.1.2. Đáp ứng yêu cầu phát triển của BTS 31 3.2.2. Hạn chế của DSP ban đầu 32 3.2.2.1 Thiết bị DSP ban đầu 32 3.2.2.2. Các ưu điểm về hiệu năng của FPGA 33 3.2.3. Các tính năng chính của FPGA trong 3G 33 3.2.3.1. Tốc độ xử lý tín hiệu cao 34 3.2.3.2 Kiểm tra lỗi đường truyền (FEC) 34 3.2.3.3. Chức năng bắc cầu và điều khiển 34 3.2.3.4. Các giao diện thích ứng với các chuẩn mạng khác nhau 34 3.2.4. Máy thu phát 3G 35 3.2.4.1. Máy thu – phát 35 3.2.4.2 Máy thu Rake 36 3.2.5. Sơ đồ MUD 36 Lê Đức Thuận i Đồ án tốt nghiệp Mục lục 3.2.6.1 Cơ sở 37 3.2.6.2 Kiến trúc VLSI nhằm tới FPGA 41 3.2.6.3 Phương thức thực hiện 46 3.2.6.4. Kết quả 47 3.2.6. Phân vùng hệ thống 50 3.2.6.1. Phân vùng Mip cao 50 3.2.6.2. Phân vùng Mip thấp 50 3.2.6.3. Phân vùng quản lý hệ thống 51 3.2.7. Mô hình FPGA với 64 kênh AMR 51 3.3. Ứng dụng FPGA cho mã Turbo 52 3.3.1. Bộ mã hóa TCC 52 3.3.1.1. Các tính năng 52 3.3.1.2. Ứng dụng 52 3.3.1.3 Mô tả tổng quan 52 3.3.1.4. Hoạt động đa kênh 59 3.3.2. Bộ giải mã TCC 67 3.3.2.1. Giới thiệu: 67 3.3.2.2. Đặc tính: 67 3.3.2.3. Ứng dụng 68 3.3.2.4. Mô tả chung 68 3.4. Kết luận 84 Kết luận 85 Tài liệu tham khảo 87 Phụ lục 88 1.Truyền nhiệt trong một ma trận với phần tử nhúng 88 2.Liên hệ giữa Matlab và FPGA 92 2.1. Tích hợp thuật toán Matlab vào trong thiết kế FPGA 92 2.2. Matlab một môi trường phát triển cho thiết kế FPGA 98 Lê Đức Thuận ii Đồ án tốt nghiệp Thuật ngữ viết tắt Thuật ngữ viết tắt A ASIC Application Specific Intergrated Circuit Vi mạch tích hợp ứng dụng API Application Programming Interface Giao diện lập trình ứng dụng AHB Advanced High- Performance Bus Bus hiệu năng cao tăng cường AMR Adaptive Multi Rate Bộ thích ứng đa tốc độ ADB Alternate Wire Database Cơ sở dữ liệu dây thay thế B BLER Block Error Rate Tỷ lệ lỗi khối BTS Base Transceiver Station Trạm phát gốc C CDMA Code Device Multiplex Access Đa truy nhập phân chia theo mã CLB Configurable Logic Block Khối logic khả cấu hình CM Core Module Modun lõi D DCI Digitally Controlled Impedance Trở kháng điều khiển kỹ thuật số DCM Digital Clock Manager Bộ quản lý clock kỹ thuật số DDR Dual Data Rate Công nghệ lưu dữ liệu kép DSP Digital Signal Processing Xử lý tín hiệu số F FPGA Field Programmable Gate Array Vi mạch mảng phần tử logic khả trình FSM Finite State Machine Thiết bị trạng thái hạn chế FEC Forward Error Correction Gửi bản tin tự sửa lỗi Lê Đức Thuận iii Đồ án tốt nghiệp Thuật ngữ viết tắt G GUI Graphical User Interface Giao diện đồ họa người dùng H HDL Hardware Description Languages Ngôn ngữ mô tả phần cứng I ISI Inter Symbols Interference Nhiễu xuyên ký tự ITU International Telecommunication Union Tổ chức viễn thông toàn cầu IOB Input/Output Block Khối vào ra J JHDL Java Hardware Desription language Ngôn ngữ mô tả phần cứng trên nền Java L LUT Look Up Table Bảng dò tìm LE Logical Element Phần tử logic LM Logic Module Modun logic M MIMO Multi Input Multi Output Nhiều đầu vào nhiều đầu ra MMSE Minimum-Mean-Square-Error Lỗi trung bình quân phương tối thiểu MAI Multi-Access Interferences Nhiễu đa truy nhập MUD Multi User Detection Bộ dò đa người dùng O OVSF Orthogonal Variable Spreading Factor Hệ số trải phổ khả biến trực giao R RTL Register Transfer Level Mức chuyển đổi thanh ghi Lê Đức Thuận iv Đồ án tốt nghiệp Thuật ngữ viết tắt RTR Run Time Reconfiguration Đặt lại cấu hình thực RAM Random Access Memory Bộ nhớ truy cập ngẫu nhiên ROM Read Only Memory Bộ nhớ chỉ đọc S SEU Single Event Upset Nhiễu biến cố đơn P PE Processing Elements Thành phần xử lý PLD Programmable Logic Device Thiết bị logic khả lập trình X XHWIF The Xilinx Hardware Interface Giao diện phần cứng Xilinx U UMTS Universal Mobile Telecommunications Service Dịch vụ viễn thông di động toàn cầu W WCDMA Wideband Code Division Multiple Access Đa truy nhập phân chia theo mã băng rộng 3GPP Third Generation Partnership Project Dự án hợp tác 3G Lê Đức Thuận v Đồ án tốt nghiệp Danh Mục hình vẽ Danh mục hình vẽ Hình 1.1: Bốn lĩnh vực thiết kế chính của FPGA 3 Hình 1.2: Kết cấu bên trong FPGA 4 Hình 1.3: Sơ đồ tile Virtex-II FPGA 6 Hình 1.4: Bố trí chức năng của LE 7 Hình 1.5: Các vùng I/O đối với gói nối dây (trái) và flip-chip (phải) 9 Hình 1.6: Cấu hình bộ đệm clock toàn cục 9 Hình 1.7: Cấu tạo của JHDL 13 Hình 1.8: Dòng thiết kế JHDLBits 14 Hình 1.9: Quá trình xác nhận dòng bits 17 Hình 2.10: Thuật toán thực thi FPGA 19 Hình 2.11: Cấu trúc FPGA mức cao 20 Hình 2.12: Cấu trúc hàng ô 21 Hình 2.13: Luồng nóng tính toán, công thức cho kiến trúc MULTIPLE 22 Hình 2.14: Các bộ nhân nguyên được canh chỉnh 23 Hình 2.15: Cấu trúc ô cho kiến trúc MULTIPLE 23 Hình 2.16: Các phép toán luồng nóng phân vùng cho kiến trúc SINGLE 24 Hình 2.17: Các cấu trúc của bộ điều khiển và ô cho kiến trúc SINGLE 25 Hình 2.18: Phần cứng cho thuật toán Booth 26 Hình 2.19: Thuật toán Booth cho bộ nhân bù hai 26 Hình 2.20: Các phép tính luồng nóng cho kiến trúc BOOTH 27 Hình 2.21: Cấu trúc ô và bộ điều khiển cho kiến trúc BOOTH 28 Hình 2.22: Tuyến đầu tiên của kiến trúc BIT cho tính toán luồng nóng 29 Hình 2.23: Cấu trúc ô và bộ điều khiển cho kiến trúc BIT 30 Hình 3.24: Sự phức tạp của thiết bị và quá trình phát triển của FPGA 32 Hình 3.25: Bản thiết kế DSP ban đầu 32 Hình 3.26: Khối thực thi FPGA 33 Hình 3.27: Sơ đồ máy phát 3G 35 Hình 3.28: Sơ đồ máy thu 3G 35 Hình 3.29: Mô hình máy thu Rake 36 Hình 3.30: Sơ đồ khối bộ dò đa người dùng (CF-MUD) 37 Hình 3.31: Nguyên lý của khối lấy dấu (a) và khối tách sóng cho k người dùng (b). 40 Hình 3.32: Ước tính hiệu năng của phương pháp MUD 41 Hình 3.33: Kiến trúc phần cứng đơn giản hoá của CF-MUD 42 Hình 3.34: Ánh xạ CF-MUD lên phần tử xử lý và bộ nhớ trong 44 Hình 3.35: Tiến trình xử lý pipeline trong tiến trình xử lý lấy dấu 47 Hình 3.36: Chiến lược đường ống (pipeline) trong tiến trình xử lý tách 48 Hình 3.37: Mô hình FPGA với 64 kênh AMR 51 Hình 3.38: Các cổng vào ra bộ mã hóa TCC 53 Hình 3.39: Cấu trúc bên trongbộ mã hóa TCC 54 Hình 3.40: Cấu trúc TCC RSC 54 Hình 3.41: Thông lượng bộ đệm kép 60 Hình 3.42: Định thời đầu vào 61 Lê Đức Thuận vi Đồ án tốt nghiệp Danh Mục hình vẽ Hình 3.43: Định thời đầu ra (Bits đuôi) 63 Hình 3.44: Định thời đầu ra ( Không bit đuôi) 63 Hình 3.45: Tùy chọn địa chỉ tổng quát bên ngoài 65 Hình 3.46: Tùy chọn RAM bên ngoài 65 Hình 3.47: Các chân vào-ra của bộ giải mã TCC 70 Hình 3.48: Ví dụ về cấu tạo cổng DIN 73 Hình 3.49: Minh họa của biến động nhiễu chống lại Eb/No cho tỷ lệ khác nhau 77 Hình 3.50: Khởi đầu của định thời đầu vào 78 Hình 3.51: Kết thúc của định thời đầu vào 78 Hình 3.52: Định thời đầu ra 78 Hình 3.53: So sánh sự khác nhau giữa các Block Size và 5 intertion 81 Hình 3.54: Sự tăng dần của Iteration cho 2 Block Sizes 81 Hình 3.55: Sử dụng Fast Termination với Fixed Block Size và các số khác của Iteration 82 Hình 3.56: Số trung bình của các thao tác SISO trong hoạt động của mỗi máy giải mã 82 Lê Đức Thuận vii Đồ án tốt nghiệp Danh Mục bảng biểu Danh mục bảng biểu Bảng 1.1: Kích cỡ và loại SelectRAM 7 Bảng 3.2: Số người dùng hoạt động cùng lúc tối đa có thể phân biệt được 48 Bảng 3.3: Tỷ lệ sử dụng phần cứng (%) tương ứng với số người dùng tối đa 49 Bảng 3.4: Các cổng I/O, cấu hình cơ bản 55 Bảng 3.5: Các cổng I/O cho tuỳ chọn bộ tạo địa chỉ ngoài 64 Bảng 3.6: Các cổng I/O cho tùy chọn RAM bên ngoài 66 Bảng 3.7: Sử dụng tài nguyên và hiệu suất 67 Bảng 3.8: Tín hiệu các chân 70 Bảng 3.9: Các nhu cầu tài nguyên và hiệu năng không có các cổng virtex-5 79 Bảng 3.10: Các nhu cầu tài nguyên và hiệu năng – các cổng virtex-5 79 Bảng 3.11: Góc trễ giải mã Turbo 83 Bảng 3.12: Thông lượng bộ giải mã Turbo (Mbits/s) 83 Lê Đức Thuận viii Đồ án tốt nghiệp Lời nói đầu Lời nói đầu Sự thành công của công nghệ kỹ thuật mới phụ thuộc rất nhiều vào khả năng tích hợp, hội tụ của các giải thuật, các thuật toán đã được nghiên cứu cho các vi mạch vào thực tế. Các hệ thống ngày càng tiến đến xu hướng hội tụ lại và trở nên mềm dẻo hơn, dễ dàng cấu hình cũng như khả năng phối kết hợp với các hệ thống khác. Trong những năm gần đây đòi hỏi về sử dụng các dịch vụ di động tốc độ cao, băng thông lớn đang ngày càng tăng. Yêu cầu về tốc độ dữ liệu cao dẫn tới lớp vật lý trở nên phức tạp hơn. Đã có rất nhiều mô hình được nghiên cứu và đưa và sử dụng thực tế như là MIMO, quá trình xử lý tín hiệu số tiên tiến, các mô hình sửa lỗi trước tiên tiến (FEC)… Rất nhiều chuẩn như là WCDMA (HSDPA), CDMA2000(1xEV-DO), Wi-MAX đã tích hợp các mô hình này. Cùng với đó các thuật toán phức tạp cũng được đề nghị để cải tiến hiệu năng của máy phát – thu. Mặc dù rất nhiều thuật toán đã được đề nghị nhưng không phải thuật toán nào cũng được đưa vào sử dụng trong thực tế do độ phức tạp của thuật toán và hạn chế về công nghệ. Hơn nữa, đối với các thiết bị di động thì các thuật toán này phải có khả năng trong việc sử dụng tài nguyên, gọn nhẹ và tiêu thụ ít năng lượng. FPGA cho phép cấu hình lại để thay đổi chức năng logic. Khả năng này cho phép nhà thiết kế có thể thoải mái phát triển, dễ dàng thay đổi chức năng phần cứng giống như đang thực hiện trên phần mềm.Thậm chí FPGA còn có thể tự động cấu hình để thực hiện các chức năng khác nhau trong những khoảng thời gian khác nhau. Phù hợp cho việc triển khai các thiết bị vô tuyến thông minh (Cognitive Radio System - CRS), vô tuyến định nghĩa bằng phân mềm (Software – Defined Radio - SDR). Khả năng cho phép cấu hình lại chức năng logic có thể ứng dụng trong nhiều kiểu hệ thống để cài đặt hệ thống tự khắc phục lỗi, tạo hệ thống có thể được cấu hình cho nhiều môi trường hoạt động, hoặc cài đặt thành phần cứng đa mục đích cho các ứng dụng khác nhau. Hơn nữa, sử dụng FPGA có thể dễ thiết kế và kiểm tra phần cứng cũng như khả năng nhanh chóng tung sản phẩm ra thị trường. Với những ưu thế của FPGA nó cho thấy lựa chọn FPGA là một tất yếu vào thời điểm hiện nay để đáp ứng các yêu cầu về thiết bị, làm cho khả năng triển khai các thuật toán cũng như giải thuật mới được đưa vào thực tế. Nhận thức được những vấn đề trên, cùng với sự định hướng của thầy giáo KS. Nguyễn Viết Đảm em đã lựa chọn đề tài nghiên cứu của mình là “FPGA và ứng dụng cho 3G-WCDMA” Theo đó, đồ án được tổ chức và trình bày trong ba chương Lê Đức Thuận 1 Đồ án tốt nghiệp Lời nói đầu Chương 1: Tổng quan về FPGA Trình bày chung về FPGA, Xilinx FPGAs, các cải tiến của JBits, các công trình trước đây và hiện nay có liên quan tới VTsim, các công cụ ảnh hưởng tới VTsim. Chương 2: Ứng dụng FPGA trong tính toán ô Mô tả bốn kiến trúc tính toán ô thực hiện cho việc nghiên cứu, trình bày phần cứng FPGA mức cao dùng cho mỗi từng kiến trúc để thuận tiện tương tác với hệ thống phân loại dựa trên cách tính toán của mỗi kiến trúc. Bốn kiến trúc MULTIPLE, SINGLE, BOOTH, và BIT được phân biệt dựa vào cách mà chúng tính toán giải quyết bằng các cấp độ tương đương và bằng cách thực hiện các phép tính số học khác nhau. Phần cứng được thiết kế cụ thể cho từng vấn đề, bởi vậy mỗi kiến trúc bao gồm các khối số học rất nhỏ yêu cầu để tính toán vấn đề. Do đó, mỗi khối số học được dùng chỉ trong mỗi xung đồng hồ. Tính logic yêu cầu cho tương tác hệ thống được giảm nhỏ nhất để lưu trữ nhiều vùng chíp có thể cho tính toán ô. Chương 3: Ứng dụng FPGA trong 3G W-CDMA Trình bày một số lý do tại sao sử dụng FPGA cho trạm gốc, một số tính năng chính của FPGA ứng dụng trong trạm gốc 3G, sơ đồ máy thu - phát, sơ đồ MUD, trình bày về hoạt động của các mạch thực tế cho việc mã hóa và giải mã Turbo. Được sự quan tâm giúp đỡ chỉ bảo tận tình trong nghiên cứu và cung cấp tài liệu của thầy giáo KS. Nguyễn Viết Đảm và ý kiến đóng góp của các thầy cô giáo trong bộ môn vô tuyến cùng với sự cố gắng, nỗ lực của bản thân đồ án được hoàn thành với nội dung được giao ở mức độ và phạm vi nhất định. Tuy nhiên do trình độ và thời gian có hạn, đồ án chắc chắn không tránh khỏi những sai sót, kính mong các thầy cô giáo và các bạn sinh viên chỉ bảo đóng góp ý kiến chỉnh sửa và định hướng nội dung cho hướng phát triển tiếp theo. Em xin chân thành cảm ơn thầy giáo KS. Nguyễn Viết Đảm đã tận tình giúp đỡ trong thời gian học tập và làm đồ án tốt nghiệp. Hà Nội, ngày… tháng… năm 2008 Người làm đồ án SV. Lê Đức Thuận Lê Đức Thuận 2 [...]... tới VTsim, tập trung vào các công cụ ảnh hưởng đến VTsim và giới thiệu một số thuật ngữ mô phỏng phổ biến Lê Đức Thuận 17 Đồ án tốt nghiệp Chương II – Ứng dụng FPGA trong tính toán ô CHƯƠNG 2: Ứng dụng FPGA trong tính toán ô 2.1 Mở đầu Mục đích chính của chương là mô tả bốn kiến trúc tính toán ô thực hiện cho việc nghiên cứu, nhưng chương cũng trình bày phần cứng FPGA mức cao dùng cho mỗi từng kiến trúc... bởi FPGA Trước khi, FPGA bắt đầu tính toán, nó đang chờ các tham số đầu vào đến đầu vào của LM SSRAM theo trật tự sau: iteration, result cell và đến lượt các tham số đầu Lê Đức Thuận 18 Đồ án tốt nghiệp Chương II – Ứng dụng FPGA trong tính toán ô vào Iteration là một số các vòng lặp để tính toán, mà là từng bước cho trường hợp kiểm tra luồng nóng (heat flow) Nếu FPGA được cấu hình với N ô tính toán,... tập trung trong vào các thanh ghi C và A, nhưng bởi vì các số nguyên canh chỉnh được dùng, kết quả không coi là hợp lệ ở trong C và A tại điểm chỉ ra ở hình 2.5 Hình 2.1 8: Phần cứng cho thuật toán Booth Hình 2.1 9: Thuật toán Booth cho bộ nhân bù hai Lê Đức Thuận 26 Đồ án tốt nghiệp Chương II – Ứng dụng FPGA trong tính toán ô Giống như kiến trúc MULTIPLE, ưu điểm để tính toán các phép toán luồng nóng... khác, W=25 và S=5 W được chọn theo đồ thị nhiệt độ sử dụng các tính toán theo dấu phẩy cố định và dấu phẩy động và W tăng cho tới khi đồ thị theo thang dấu phẩy cố định bị “khoá” chính xác Lê Đức Thuận 22 Đồ án tốt nghiệp Chương II – Ứng dụng FPGA trong tính toán ô Hình 2.1 4: Các bộ nhân nguyên được canh chỉnh Cấu trúc ô cho kiến trúc MULTIPLE được chỉ ra ở hình 2.6 Số lượng các khối cộng và nhân ở.. .Đồ án tốt nghiệp Chương I – Tổng quan FPGA CHƯƠNG 1: Tổng quan về FPGA 1.1 Mở đầu Để đi đến việc trình bày ứng dụng FPGA trong thông tin vô tuyến cũng như 3G, cần có cái nhìn tổng quan về FPGA, các ưu việt của nó cũng như khả năng ứng dụng của FPGA Muốn vậy, chương sẽ được tổ chức trình bày như sau: • Tổng quan về FPGA • Xilinx FPGAs • VTsim • Các công trình liên quan tới VTsim: JHDL, JBits,... của phép toán nhân và cộng Bộ điều khiển cũng phân tán các đầu Lê Đức Thuận 24 Đồ án tốt nghiệp Chương II – Ứng dụng FPGA trong tính toán ô vào tham số cố định đến tất cả các ô Mặc dù không được chỉ ra ở hình 2.8, mỗi ô bao gồm một bộ so sánh giống nhau như là MULTIPLE Hình 2.1 7: Các cấu trúc của bộ điều khiển và ô cho kiến trúc SINGLE 2.5 BOOTH Phần này thảo luận về bộ điều khiển ô và tính toán các cấu... tiêu quân sự, mã hoá, tính toán tái cấu trúc, đồng xử lý bộ nhớ offchip FPGAs được ứng dụng trong bốn lĩnh vực thiết kế chính: Tạo nguyên mẫu nhanh, mô phỏng, trước đặc chế, và đặc chế hoàn toàn Hình 1.1 minh hoạ phạm vi ứng dụng FPGAs chia theo bốn lĩnh vực thiết kế Hình 1. 1: Bốn lĩnh vực thiết kế chính của FPGA Lê Đức Thuận 3 Đồ án tốt nghiệp Chương I – Tổng quan FPGA FPGAs là kết quả của việc kết... ai-1ai là 10, 01, hay 00/11 Thuật toán Booth dùng các sự kiện này và sự kiện mà nhân bởi 2i có thể được dịch chuỗi bits Thuật toán Booth và phần cứng yêu cầu được chỉ ra ở hình 2.9 và hình 3.10 A và B là hai toán tử để nhân và C tích lũy thành phép cộng từng phần Phép nhân bởi 2i được làm bởi phép dịch C và A sang phải Bộ cộng chứa phần cứng them vào cho bộ trừ B và cho cộng ) Kết quả thông thường của... tạm t1 và t 2 là chủ yếu và cộng đến một số các bit nguyên yêu cầu bởi mỗi cell, mặc dù thật sự không hữu ích trong vấn đề cho các flip-flop-rich của FPGA Một vài các phép toán đặc biệt được làm theo trật tự hiệu năng ô cao nhất Tuyến 5 và 11 ở trong hình 2.7 làm hai phép gán đồng thời cho mục đích lưu lại xung đồng hồ Hai số A và B có thể trừ bởi thực phép toán như là -1xB+A=A-B, nhưng phần cứng không... JBits, JHDLBits và ADB • Những cải tiến JHDLBits và Jbits 1.2 Tổng quan về FPGA FPGAs xuất hiện lần đầu tiên vào giữa những năm 1980 nhằm mục đích thay thế cho các mạch logic đa chip bằng giải pháp tự tái cấu hình đơn FPGAs đã có những phát triển mạnh, vượt lên trên vai trò thay thế cho vi mạch logic đa chip Hiện nay, các ứng dụng FPGA bao gồm: Xử lý tín hiệu và hình ảnh, tăng tốc đồ hoạ, nhận dạng/phân