Đang tải... (xem toàn văn)
BÁO CÁO BÀI TẬP MÔN ĐIỆN TỬ SỐ 2 Mục lục Câu 1 Sử dụng Flip flop J K thiết kế và mô phỏng trên phần mềm Proteus mạch đếm có chu trình 4 1 1 Lập bảng chân lý và xây dựng bảng Các nô 4 1 2 Mô phỏng trên.
BÁO CÁO BÀI TẬP MÔN ĐIỆN TỬ SỐ Mục lục Câu 1: Sử dụng Flip flop J-K thiết kế mơ phần mềm Proteus mạch đếm có chu trình: 1.1 Lập bảng chân lý xây dựng bảng Các-nô 1.2 Mô proteus: Câu 2: Thiết kế mạch giải mã: từ mã nhị phân bit đầu vào, hiển thị lên led đoạn K chung số từ đến 15 11 2.1 Nguyên lý thiết kế 11 2.2 Mô proteus: 15 Đề Câu 1: Sử dụng Flip flop J-K thiết kế mô phần mềm Proteus mạch đếm có chu trình: 1->5->6->3->2->0 Câu 2: Thiết kế mạch giải mã: từ mã nhị phân bit đầu vào, hiển thị lên led đoạn K chung số từ đến 15 Câu 1: Sử dụng Flip flop J-K thiết kế mô phần mềm Proteus mạch đếm có chu trình: 1->5->6->3->2->0 1.1 Lập bảng chân lý xây dựng bảng Các-nơ Vì giá trị lớn cần hiển thị chu trình => cần n = J-K flip flop Chu trình đếm Trạng thái Flip flop Trước có xung tới Trạng thái J-K Sau có xung tới Q2 Q1 Q0 Q2’ Q1’ Q0’ J2 K2 J1 K1 J0 K0 0 0 x x x 0 1 1 x x x 1 1 x x x 1 0 1 x x x 1 0 x x x 0 0 0 x x x Ta xây dựng bảng Các-nô Q2 Q1Q0 00 01 11 10 x x x x x 00 01 11 10 x x x => J0 = Q2 + ̅̅̅ 𝑄1 Q2 Q1Q0 x x => K0 = Q2 + Q1 Q2 Q1Q0 00 01 11 10 0 x x x x x 00 01 11 10 x x x => J1 = Q2 Q2 Q1Q0 x x => K1 = ̅𝑄̅̅2̅ ̅𝑄̅̅0̅ Q2 Q1Q0 00 01 11 10 0 x x x x 00 01 11 10 x x x x 1 => J2 = ̅̅̅ 𝑄1 Q0 Q2 Q1Q0 x x => K2 = Q1 1.2 Mô proteus: Khối J-K Flip flop Led 7seg-bcd Các cổng logic Logicstate Xung clock để cấp cho J-K Flip flop Mạch hoàn chỉnh proteus 10 Câu 2: Thiết kế mạch giải mã: từ mã nhị phân bit đầu vào, hiển thị lên led đoạn K chung số từ đến 15 2.1 Nguyên lý thiết kế Với mục đích hiển thị lên led đoạn K chung ta sử dụng IC 74LS248 có đầu tích cực mức cao, điều khiển led đoạn 74LS248 giải mã BCD sang số thập phân hiển thị led bảy đoạn Trong IC 74LS248 đầu phụ thuộc vào đầu vào Các chân đầu vào bốn chân giúp tạo trạng thái đầu cố định liệu đầu vào cụ thể Trong chữ số nhị phân bit, số thập phân biểu thị 0000 số thập phân biểu thị 1001 tất giá trị từ đến có mã nhị phân số cố định Bất có đầu vào IC từ đến giá trị đầu theo đoạn cathode chung Đó vi mạch thiết kế để thực chức Trong ta cần hiển thị số từ đến 15, ta sử dụng led, led hiển thị chữ số hàng đơn vị led hiển thị hàng chục Từ đó, ta lập bảng chân lý để tìm mối quan hệ bit đầu vào (A, B, C, D) với bit đầu vào IC 74LS248, gọi bit đầu vào IC thứ D0, D1, D2, D3 bit đầu vào IC thứ D4, D5, D6, D7 bit đầu vào Số 10 11 12 13 14 15 D 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 Đầu vào IC thứ Đầu vào IC thứ A 1 1 1 1 D7 0 0 0 0 0 0 0 0 D6 0 0 0 0 0 0 0 0 D5 0 0 0 0 0 0 0 0 D4 0 0 0 0 0 1 1 1 D3 0 0 0 0 1 0 0 0 D2 0 0 1 1 0 0 0 1 D1 0 1 0 1 0 0 1 0 D0 1 1 1 1 11 Ta xây dựng bảng Các-nơ để tìm mối quan hệ đầu vào A, B, C, D với đầu vào IC 74ls248 DC BA 00 00 01 01 11 10 1 1 11 1 10 1 00 01 11 10 => D0 = A DC BA 00 01 0 0 1 1 12 11 1 0 10 0 0 00 01 11 10 00 0 0 01 1 1 11 0 1 10 0 0 ̅ 𝐵 + 𝐷𝐶𝐵̅ => D1 = 𝐷 DC BA ̅ 𝐶 + 𝐶𝐵 = (𝐷 ̅ + 𝐵)𝐶 => D2 = 𝐷 13 DC BA 00 01 11 10 00 0 0 01 0 0 11 0 0 10 1 0 00 01 11 10 00 0 0 01 0 0 11 1 1 10 0 1 => D3 = 𝐷𝐶̅ 𝐵̅ DC BA => D4 = DC + DB = D(B + C) 14 Và D5 = D6 = D7 = 2.2 Mô proteus: Khối 74ls248 Led K chung Các cổng logic (AND, OR, NOT) 15 Logicstate Mạch hoàn chỉnh proteus 16 ... thái đầu cố định liệu đầu vào cụ thể Trong chữ số nhị phân bit, số thập phân biểu thị 0000 số thập phân biểu thị 1001 tất giá trị từ đến có mã nhị phân số cố định Bất có đầu vào IC từ đến giá trị... đoạn K chung số từ đến 15 2.1 Nguyên lý thiết kế Với mục đích hiển thị lên led đoạn K chung ta sử dụng IC 74LS248 có đầu tích cực mức cao, điều khiển led đoạn 74LS248 giải mã BCD sang số thập phân... đoạn cathode chung Đó vi mạch thiết kế để thực chức Trong ta cần hiển thị số từ đến 15, ta sử dụng led, led hiển thị chữ số hàng đơn vị led hiển thị hàng chục Từ đó, ta lập bảng chân lý để tìm