Đang tải... (xem toàn văn)
Bài viết Thiết kế và thi công bộ mã hóa và giải mã CRC 16 dựa trên công nghệ FPGA trình bày chi tiết thiết kế và thi công bộ mã hóa và bộ giải mã mã CRC-16 dựa trên công nghệ FPGA bằng ngôn ngữ mô tả phần cứng Verilog.
JOURNAL OF TECHNICAL EDUCATION SCIENCE Ho Chi Minh City University of Technology and Education Website: https://jte.hcmute.edu.vn Email: jte@hcmute.edu.vn ISSN: 1859-1272 FPGA-Based Design and Implementation of CRC-16 Encoder and Decoder Le Hoang Trieu, Tran Quoc Duy, Nguyen Hoang Hieu, Nguyen Thi Hong Hao, Nguyen Van Thanh Loc, Do Duy Tan* Faculty of Electrical and Electronics Engineering, Ho Chi Minh City University of Technology and Education, Vietnam * Corresponding author Email: tandd@hcmute.edu.vn ARTICLE INFO Received: 17/2/2022 Revised: 21/5/2022 Accepted: 23/8/2022 Published: 30/8/2022 KEYWORDS CRC; FPGA; Verilog; Encoder; Decoder ABSTRACT Error control coding is an important functional block to ensure the reliability of any communication system Specifically, Cyclic Redundancy Check (CRC) codes are widely used in many fields such as civil communication and industrial communication CRC codes efficiently provide the first layer of protection against data corruption during data transmission sent from a transmitter to a receiver over channels With the advantage of being simple but effective in detecting and possibly correcting errors in data transmission and storage of digital data In this paper, we present a detailed design and implementation of a CRC-16 encoder and decoder based on Field Programmable Gate Array (FPGA) using Verilog hardware description language Then, we evaluate the design using both Xilinx ISE software and AX309 FPGA kit where error detection capability and resource usage are tested in detail Extensive simulations and FPGA board based experimental results have been conducted to confirm the effectiveness of our proposed design Thiết Kế Và Thi Cơng Bộ Mã Hóa Và Giải Mã CRC-16 Dựa Trên Cơng Nghệ FPGA Lê Hồng Triệu, Trần Quốc Duy, Nguyễn Hoàng Hiếu, Nguyễn Thị Hồng Hảo, Nguyễn Văn Thành Lộc, Đỗ Duy Tân* Khoa Điện-Điện Tử, Trường Đại Học Sư Phạm Kỹ Thuật TPHCM, Việt Nam * Tác giả liên hệ Email: tandd@hcmute.edu.vn THÔNG TIN BÀI BÁO Ngày nhận bài: 17/2/2022 Ngày hoàn thiện: 21/5/2022 Ngày chấp nhận đăng: 23/8/2022 Ngày đăng: 30/8/2022 TỪ KHÓA CRC; FPGA; Verilog; Mã hóa; Giải mã TĨM TẮT Mã kiểm tra lỗi khối chức quan trọng giúp đảm bảo độ tin cậy hệ thống thông tin liên lạc Đặc biệt, mã hóa CRC (Cyclic Redundancy Check) sử dụng rộng rãi nhiều lĩnh vực truyền thông dân dụng truyền thông công nghiệp Mơ hình mã CRC mơ hình mã kiểm tra lỗi hiệu giúp khắc phục liệu bị ảnh hưởng nhiễu trình truyền liệu qua kênh truyền Ưu điểm mã CRC đơn giản đạt hiệu cao việc phát lỗi lưu trữ liệu số Trong báo này, chúng tơi trình bày chi tiết thiết kế thi cơng mã hóa giải mã mã CRC-16 dựa công nghệ FPGA ngôn ngữ mô tả phần cứng Verilog Các kết đánh giá thực phần mềm mơ kit FPGA để so sánh độ xác tính hiệu thiết kế so với lý thuyết Doi: https://doi.org/10.54644/jte.71B.2022.1140 Copyright © JTE This is an open access article distributed under the terms and conditions of the Creative Commons Attribution-NonCommercial 4.0 International License which permits unrestricted use, distribution, and reproduction in any medium for non-commercial purpose, provided the original work is properly cited Giới thiệu Mã kiểm tra lỗi CRC (Cyclic Redundancy Check) thuộc loại mã FEC (Forward Error Correction), có ưu điểm dễ thực mã hóa giải mã khả phát lỗi mạnh mẽ [1] Do đó, mã CRC sử dụng rộng rãi nhiều lĩnh vực truyền thông dân dụng truyền thông công nghiệp, Bộ mã CRC thiết kế đặc biệt để giúp khắc phục loại lỗi phổ biến gây kênh JTE, Issue 71B, August 2022 84 JOURNAL OF TECHNICAL EDUCATION SCIENCE Ho Chi Minh City University of Technology and Education Website: https://jte.hcmute.edu.vn Email: jte@hcmute.edu.vn ISSN: 1859-1272 truyền hữu tuyến vơ tuyến, đảm bảo tính tồn vẹn thông tin (information message) gửi từ thiết bị phát đến thiết bị thu [1] Trong mã CRC, bít dư thừa hay gọi mã CRC tạo phép chia nhị phân không nhớ hay phép chia modulo-2 Đối với mã hóa, phần dư phép chia nhị phân mã CRC gắn vào phía cuối chuỗi liệu truyền Còn giải mã, kết phép chia cho kết khơng chuỗi liệu nhận sau qua kênh truyền xác[2] Các phép chia mã hóa giải mã thực thông qua chia Độ dài chia với số bậc cộng thêm Ví dụ, CRC-16 có bậc 16 tương ứng độ dài chia 17 bit Một cách khác để biểu diễn chia dạng đa thức, người ta gọi đa thức sinh Ưu điểm đa thức sinh ngắn dễ dàng phân tích phát lỗi Một đa thức sinh có khả bao quát hầu hết trường hợp lỗi phải thỏa mãn đặc điểm sau: (1) không chia hết cho x; (2) không chia hết cho xt +1, với < t < n -1; (3) phân tích thành nhân tử có (x+1) Đặc điểm thứ nhằm bảo đảm phát tất lỗi (Burst) có độ dài bậc đa thức sinh Đặc điểm thứ hai bảo đảm phát lỗi bit ngẫu nhiên Đặc điểm cuối bảo đảm phát tất lỗi với tổng số bit bị lỗi số lẻ [3] Mã CRC trình bày nhiều báo [4-6] Trong báo [4], tác giả thiết kế thi công mã CRC cho hệ thống ADS-B (Automatic Dependent Surveillance Broadcast) dựa công nghệ FPGA Trong báo [5], tác giả đề xuất thuật toán CRC có khả giảm tỉ lệ lỗi hệ thống cách phát kiểm soát lỗi truyền thơng mạng máy tính Trong báo [6], tác giả xét tính sửa lỗi mã CRC áp dụng cho hai tiêu chuẩn yêu cầu lượng thấp Bluetooth Low Energy (BLE) IEEE 802.15.4 Trong báo này, chúng tơi trình bày chi tiết thiết kế thi cơng mã hóa giải mã CRC-16 ứng dụng chuẩn Modbus RTU dựa công nghệ FPGA [7-9] – thường sử dụng hệ thống truyền thông công nghiệp, để xác minh độ tin cậy liệu Thay đánh giá thực thi chức thiết kế qua mô nhiều báo có, chúng tơi đánh giá kết thiết kế phần mềm Xilinx ISE kit FPGA Xilinx AX309, khả phát lỗi, tài nguyên sử dụng thời gian hoạt động xem xét đánh giá chi tiết Phần lại báo trình bày sau: phần trình bày ngun lý mơ hình mã hóa CRC, phần trình bày thiết kế chi tiết hệ thống, phần trình bày đánh giá chất lượng thiết kế cuối kết luận trình bày phần Thiết kế chi tiết hệ thống 2.1 Module CRC_encoder encode_CRC Counter clk rst_n en_data en_crc clk rst_n en_data Shifter_encode en_crc clk data_out data_out(N+15:0) rst_n en_data crc_out crc_out data_in data_in(N-1:0) Hình Sơ đồ khối mã hóa CRC-16 Hình mơ tả tổng quan khối mạch mã hóa CRC-16 với đa thức sinh g x x16 x15 x2 có N bit ngõ vào Mạch gồm khối khối Counter khối Shifter_encode [10] Trong khối Counter có nhiệm vụ đếm số lần dịch để tạo tín hiệu cho phép en_crc để khối Shifter_encode đưa liệu tới ngõ data_out crc_out Trạng thái hoạt động khối Counter khối Shifter_encode trình bày Bảng Bảng Khi N bit liệu (ở ngõ vào data_in) dịch hoàn toàn vào khối Shifter_encode mã CRC tạo (CRC_encode) Khối Counter đếm thêm 16 lượt đếm để dịch 16 bit “0” vào khối Shifter_encode, đẩy 16 bit CRC ngõ crc_out đồng thời ngõ data_out kết hợp với liệu (ở ngõ vào data_in) tạo thành từ mã (codeword) JTE, Issue 71B, August 2022 85 JOURNAL OF TECHNICAL EDUCATION SCIENCE Ho Chi Minh City University of Technology and Education Website: https://jte.hcmute.edu.vn Email: jte@hcmute.edu.vn ISSN: 1859-1272 truyền kênh truyền [11] Sơ đồ chi tiết, nguyên tắc hoạt động khối trình bày phần sau 2.1.1 Khối Counter Hình Sơ đồ chi tiết Counter Hình thể sơ đồ khối Counter với mux M_0 cho phép giá trị đếm bên mạch tăng lên đơn vị giá trị đếm nhỏ N-1, Mux M_1 điều khiển mạch bắt đầu đếm en_data = Khi giá trị đếm giá trị N-1, mạch giữ nguyên giá trị đếm cho tín hiệu en_crc = Các mux M_2, M_3 Flip Flop D_1 đóng vai trị mạch chốt cho ngõ en_crc 2.1.2 Khối Shifter_encode Hình Sơ đồ chi tiêt Shifter_encode Hình mô tả sơ đồ chi tiết khối Shiter_encode, mạch bắt đầu nhận liệu data_in nối 16 bit vào vị trí LSB liệu en_data = Thơng qua mux M_1, mux M_0 có nhiệm vụ dịch trái logic bit en_data = Đồng thời en_data = 0, mux M_2 cho phép liệu vào tính tốn CRC16 để tính toán 16 bit CRC qua Flip Flop từ D_1 đến D_16 Tín hiệu en_crc = báo hiệu tính tốn xong cho phép xuất giá trị crc_out thông qua mux M_3 nối data_in với crc_out đưa đến ngõ data_out thông qua mux M_4 Bảng Bảng trạng thái khối Counter Input i=0 ; i ≤ N+15 ; i++ Output clk rst_n en_data 1 0 1 ≤ N-1 1 ≤ N + 15 JTE, Issue 71B, August 2022 en_crc 86 JOURNAL OF TECHNICAL EDUCATION SCIENCE Ho Chi Minh City University of Technology and Education Website: https://jte.hcmute.edu.vn Email: jte@hcmute.edu.vn ISSN: 1859-1272 clk 1 rst_n 1 en_data 1 Bảng Bảng trạng thái khối Shifter_encode Output data_in crc_out data_out 0 Data input [0:N-1] >>1 0 16 bit “0” >>1 CRC_encode {Data input, CRC_encode} Input en_crc 0 2.2 Module CRC_decoder Decode_CRC Counter clk Shifter_decode en_check clk rst_n clk rst_n en_check en_data data_out data_out(N-1:0) rst_n en en_data check check data_in data_in[N+15:0] Hình Sơ đồ khối giải mã CRC-16 Hình mơ tả sơ đồ khối tổng quát mạch giải mã CRC-16 với đa thức sinh g x x16 x15 x2 có N+16 bit ngõ vào, hoạt động mạch tương tự với mạch mã hóa CRC16 Mạch gồm khối khối Counter khối Shifter_decode Hoạt động khối Counter giải mã CRC-16 tương tự với mã hóa CRC-16, ký hiệu en_crc thay ký hiệu en_check Trạng thái hoạt động khối Shifter_decode trình bày Bảng Khi N bit liệu (ở ngõ vào data_in) dịch hồn tồn vào khối Shifter_decode mã CRC_decode tạo Khối Counter đếm thêm 16 lượt đếm để dịch 16 bit CRC_encode vào khối Shifter_decode Khối Shifter_decode so sánh CRC_encode CRC_decode, giống (chứng tỏ khơng xảy lỗi) ngõ check=1 đồng thời ngõ data_out xuất N bit liệu, ngược lại ngõ check=0 đồng thời ngõ data_out=0 Bảng Bảng trạng thái khối Shifter_decode Input Output clk rst_n en_data en_check data_in check data_out 1 0 0 1 Data input [16:N+15] >>1 0 1 1 Data input [0:15]>>1 if (CRC code_decode = CRC code_encode), check= Data input [16:N+15] Đánh giá chất lượng thiết kế 3.1 Tài nguyên sử dụng Thiết kế đầy đủ chức tổng hợp FPGA Spartan-6 XC6SLX9-TQG144, liệu vào có chiều dài 1600 bit tài ngun logic sử dụng tần số hoạt động tối đa tóm tắt Bảng 4-7 Bảng Tóm tắt tài nguyên sử dụng cho mã hóa Logic Utilization Number of Slice Registers Number of Slice LUTs Number of fully used LUT-FF pairs JTE, Issue 71B, August 2022 Used 1634 3302 1632 Available 11440 5720 3304 Utilization (%) 14 57 49 87 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 Bảng Tóm tắt thơng số liên quan tới thời gian xử lý mã hóa Speed Grade -3 Maximum Frequency 273.338 MHz Minimum input arrival time before clock 5.991 ns Maximum output required time after clock 6.297 ns Maximum combinational path delay 5.296 ns Bảng Tóm tắt tài nguyên sử dụng cho giải mã Logic Utilization Used Available Utilization(%) Number of Slice Registers 1650 11440 14 Number of Slice LUTs 3306 5720 57 Number of fully used LUT-FF pairs 1648 3304 49 Bảng Tóm tắt thơng số liên quan tới thời gian xử lý giải mã Speed Grade -3 Maximum Frequency 273.338 MHz Minimum input arrival time before clock 5.995 ns Maximum output required time after clock 8.485 ns Maximum combinational path delay 5.296 ns 3.2 Kết đánh giá qua mô Thiết kế mã hóa CRC-16 đánh giá qua Testcase thể Bảng Testcase thể thời gian cần thiết để mã hóa block có độ dài 4000 bit (ví dụ cho việc tạo mã CRC bảo vệ gói liệu chuẩn USB 2.0) Kết thể Hình Bộ mã hóa cần khoảng thời gian 80,34 us để thực mã hóa block độ dài 4000 bit Testcase cho thấy mã hóa CRC-16 tính tốn CRC liệu xor với đa thức sinh đa thức sinh dịch sang trái bit Kết thể Hình Một số trường hợp xảy việc tính tốn mã CRC bị trùng Với liệu block khác lại cho kết CRC, trường hợp giải mã cho kết sai Bảng Tóm tắt testcase mã hóa CRC-16 Nội dung Testcase Testcase Block-length: 4000 bit Truyền block cách nhau: 80,34 us Testcase Block-length: 80 bit Truyền block, block kế truyền cách nhau: 2,005 us Dữ liệu block liệu block XOR với đa thức sinh Dữ liệu block liệu block XOR với đa thức sinh dịch sang trái bit JTE, Issue 71B, August 2022 Tần số xung clock là: 50 MHz 88 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 Giá trị crc Báo hiệu có block Hình Dạng sóng kết tính tốn CRC block 4000 bit sau 80,34 us Hình Dạng sóng kết tính tốn CRC blocks khác cho kết CRC Thiết kế giải mã CRC-16 đánh giá qua Testcase thể Bảng Testcase mô tả giải mã CRC block có chiều dài 1616 bit (ví dụ giao thức Modbus) Kết thể Hình Bộ giải mã cần 32,34 us để giải mã block có chiều dài 1616 bit Các Testcase từ 4.1 đến Testcase 4.5 đánh giá xác suất giải mã giải mã CRC-16 Các Testcase 4.1, 4.2, 4.4 cho kết phát 100/100 block sai truyền đi, thể Hình Testcase 4.3 Testcase 4.5 cho kết quả, phát 99/100 block sai truyền đi, thể Hình JTE, Issue 71B, August 2022 89 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 Bảng Tóm tắt testcase giải mã CRC-16 Testcase Testcase Testcase 4.1 Testcase 4.2 Testcase 4.3 Testcase 4.4 Testcase 4.5 Nội dung Block-length: 1616 bit block truyền cách nhau: 32,34 us Block-length: 4016 bit Truyền 100 block Mỗi block sai bit Block-length: 4016 bit Truyền 100 block Mỗi block sai bit Block-length: 4016 bit Truyền 100 block Mỗi block sai bit Block-length: 4016 bit Truyền 100 block Mỗi block sai bit Block-length: 4016 bit Truyền 100 block Mỗi block sai bit Tần số xung clock là: 50MHz Check = liệu tin cậy xuất liệu Hình Dạng sóng kết giải mã CRC block 1616 bit sau 32.34 us Số lỗi truyền số lỗi phát Hình Dạng sóng kết truyền 100 block có độ dài 4016 bit với block sai bit, bit bit Chỉ phát 99 100 lỗi Hình Dạng sóng kết truyền 100 block có độ dài 4016 bit với block sai bit bit JTE, Issue 71B, August 2022 90 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 3.3 Kết đánh giá thực tế kit FPGA Mạch kiểm tra mã hóa CRC-16 điều khiển nút nhấn, nhấn gửi liệu cố định sẵn Kết tính tốn mã hóa CRC-16 hiển thị lên hình LCD 16x2 Bên cạnh đó, mạch kiểm tra giải mã CRC-16 điều khiển hai nút nhấn, nút nhấn có nhiệm vụ thay đổi liệu đầu vào để tạo lỗi khác Kết kiểm tra giải mã CRC-16 hiển thị lên hình LCD 16x2 Các linh kiện có mạch kiểm tra thực tế Hình 10 bao gồm kit FPGA Xilinx AX309, mạch nạp cho kit, hình hiển thị LCD 16x2 nút nhấn tích hợp sẵn kit Kit Xilinx AX309 Mạch nạp LCD 16x2 Hình 10 Phần cứng thực tế Kết tính tốn mã hóa CRC với block liệu 4000 bit (Testcase 1.1) 1600 bit (Testcase 2.1) nạp vào kit thực tế thể hiển Hình 11 Hình 12 Hình 11 Kết tính tốn CRC mã hóa với block liệu dài 4000 bit Hình 12 Kết tính tốn CRC mã hóa với block liệu dài 1600 bit JTE, Issue 71B, August 2022 91 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 Từ mô thực nghiệm ta rút đánh giá sau Bộ giải mã mã hóa cần thời gian tối thiểu để thực mã hóa giải mã CRC Thời gian phụ thuộc vào block-length, blocklength dài thời gian chờ lâu Cụ thể, thời gian mã hóa tối thiểu block-length 4000 bit 80,32 ns, thời gian giải mã tối thiểu block-length 1616 bit 32,34 ns Nếu có block đến trước q trình mã hóa giải mã hồn tất ưu tiên tính tốn cho block thứ Từ Bảng 10, đưa kết luận giải mã CRC-16 0x8005: i Luôn phát block sai số bit sai block nhỏ ii Luôn phát block sai block có số bit sai block số lẻ Chứng minh lại lý thuyết trình bày [3] iii Nếu đa thức lỗi mà chia hết cho đa thức sinh giải mã không phát Bảng 10 Bảng so sánh xác suất phát block sai truyền 100 block Block-length Số block truyền 4016 bit 100 Số bit sai block Số block phát bị sai 100 100 99 100 99 Kết luận Trong báo này, thực thiết kế, thi công đánh giá chi tiết mã hóa giải mã mã CRC-16 dựa công nghệ FPGA Thiết kế đáp ứng trường kiểm tra lỗi (error-checking field) Modbus RTU chứa 16 bit CRC tính tốn dựa liệu thông tin Các bit CRC tạo đảm bảo nằm vị trí trường cuối thơng tin Các đánh giá mã CRC xem xét block liệu tiệm cận với ứng dụng chuẩn truyền thông USB 2.0 hay Modbus thơng qua Testcase mơ Bài báo có giá trị tài liệu tham khảo cho việc học tập môn liên quan tới thiết kế hệ thống số thiết kế vi mạch số, đặc biệt thiết kế khối mã hóa kiểm sốt lỗi ứng dụng thông tin số Lời cám ơn Bài báo tài trợ kinh phí nghiên cứu năm 2022 trường Đại Học Sư phạm Kỹ thuật Thành Phố Hồ Chí Minh (mã số đề tài SV2022-23) TÀI LIỆU THAM KHẢO [1] Martin P.Clark, Wireless Access Networks: Fixed Wireless Access and WLL Networks-Design and Operation, John Wiley & Sons Ltd, 2000 [2] Todd K.Moon, Error Control Coding—Mathematical Methods and Algorithms, New York: John Wiley & Sons, 2005 [3] Yuan Jiang, A Practical Guide to Error-Control Coding Using MATLAB, Artech House Publishers, 2010 [4] Ma Yuping & Zhang Jun, “Design and Implementation of CRC Error Correction for ADS-B System Responding Based on FPGA” Applied Mechanics and Materials, 2014 [5] Zonglin Zhong, Wengui Hu, “Error detection and control of IIoT network based on CRC algorithm”, Computer Communications, volume 153, 2020, pages 390-396 [6] E Tsimbalo, X Fafoutis and R J Piechocki, “CRC Error Correction in IoT Applications”, IEEE Transactions on Industrial Informatics, vol 13, no 1, Feb 2017, pp 361-369 [7] J N Chhatrawala, N Jasani and V Tilva, “FPGA based data acquisition with Modbus protocol”, International Conference on Communication and Signal Processing (ICCSP), 2016, pp 1251-1254 [8] Sarah L.Harris, David Money Harris, Digital Design and Computer Architecture -Arm Edition, Elsevier USA, 04/2015 [9] Stephen M Trimberger, Field-Programmable Gate Array Technology, Springer Science & Business Media, 1994 [10] Lin, S., and D J Castello, Error Control Coding—Fundamentals and Application, Upper Saddle River, NJ: Prentice-Hall, 2004 [11] Behrouz A Forouzan, Data Communications and Networking (Fourth Edition), McGraw-Hill, USA, 2007 JTE, Issue 71B, August 2022 92 JOURNAL OF TECHNOLOGY EDUCATION SCIENCE Ho Chi Minh City of Technology and Education Website: https://jte.hcmute.edu.vn/index.php/jte/index Email: jte@hcmute.edu.vn ISSN: 1859-1272 Le Hoang Trieu is currently a student at the Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam His main research interests include wireless communication networks and FPGA-based designs for DSP applications Tran Quoc Duy received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2021 His main research interests include wireless communication networks and FPGA-based designs for DSP applications Nguyen Hoang Hieu received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2021 His main research interests include wireless communication networks and FPGAbased designs for DSP applications Nguyen Thi Hong Hao is currently a student at the Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam Her main research interests include wireless communication networks and FPGA-based designs for DSP applications Nguyen Van Thanh Loc received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2020 His main research interests include communication networks and applications of errorcontrol coding for wireless communications Do Duy Tan received his B.S degree from Ho Chi Minh City University of Technology (HCMUT), Vietnam, and M.S degree from Kumoh National Institute of Technology, Korea, in 2010 and 2013, respectively He received his Ph.D degree from Autonomous University of Barcelona, Spain, in 2019 He is currently with the Department of Computer and Communication Engineering, Ho Chi Minh City University of Technology and Education (HCMUTE) in Vietnam as an Assistant Professor His main research interests include real-time optimisation for resource allocation in wireless networks and coding applications for wireless communications JTE, Issue 71B, August 2022 93 ... này, thực thi? ??t kế, thi công đánh giá chi tiết mã hóa giải mã mã CRC- 16 dựa công nghệ FPGA Thi? ??t kế đáp ứng trường kiểm tra lỗi (error-checking field) Modbus RTU chứa 16 bit CRC tính tốn dựa liệu... thi? ??t kế thi cơng mã hóa giải mã CRC- 16 ứng dụng chuẩn Modbus RTU dựa công nghệ FPGA [7-9] – thường sử dụng hệ thống truyền thông công nghiệp, để xác minh độ tin cậy liệu Thay đánh giá thực thi. .. đồ khối giải mã CRC- 16 Hình mơ tả sơ đồ khối tổng quát mạch giải mã CRC- 16 với đa thức sinh g x x16 x15 x2 có N +16 bit ngõ vào, hoạt động mạch tương tự với mạch mã hóa CRC1 6 Mạch