Tài liệu Bài giảng môn học: Kỹ thuật ghép nối máy tính pptx

75 946 8
Tài liệu Bài giảng môn học: Kỹ thuật ghép nối máy tính pptx

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Bài giảng môn học: Kỹ thuật ghép nối máy tính Bài mở đầu Error! Bookmark not defined Chương Đại cương kỹ thuật ghép nối máy tính 1.1 Yêu cầu trao đổi tin máy vi tính mơi trường bên ngồi 1.1.1 Yêu cầu trao đổi tin với người điều hành 1.1.2 Yêu cầu trao đổi tin với thiết bị ngồi thơng dụng 1.1.3 Yêu cầu trao đổi tin mạng máy tính 1.2 Dạng loại tin trao đổi máy vi tính thiết bị ngồi (TBN) 1.2.1 Dạng tin (số) 1.2.2 Các loại tin 1.3 Vai trò nhiệm vụ chức khối ghép nối (KGN) 1.3.1 Vai trò 1.3.2 Nhiệm vụ 1.3.3 Chức 1.4 Cấu trúc chung khối ghép nối 1.5 Chương trình phục vụ trao đổi tin cho khối ghép nối Chương Giao tiếp với tín hiệu tương tự 2.1 Khái niệm tín hiệu analog hệ đo lường điều khiển số 2.2 Chuyển đổi tín hiệu số sang tương tự DACs 2.2.1 Các tham số DAC 2.2.2 DAC chia điện trở (Resistive Divider DACs) 10 2.2.3 DAC trọng số nhị phân (Binary Weighted DACs) 10 2.2.4 DAC điều biến độ rộng xung (PWM DACs) 11 2.3 Chuyển đổi tín hiệu tương tự - số ADCs: 11 2.3.1 Các tham số ADC 12 Chương Thủ tục trao đổi tin máy vi tính 13 3.1 Các chế độ trao đổi tin máy vi tính 13 3.2 Trao đổi tin ngắt vi xử lý 14 3.2.1 Các loại ngắt máy vi tính PC 14 3.2.2 Xử lý ngắt cứng IBM - PC: 17 3.2.3 Lập trình xử lý ngắt cứng: 19 3.3 Trao đổi tin trực tiếp khối nhớ 22 3.3.1 Cơ chế hoạt động: 22 3.3.2 Hoạt động DMAC: 22 3.3.3 Chip điều khiển truy nhập nhớ trực tiếp DMAC 8237 (Direct Memory Access Controller) 23 Chương Rãnh cắm mở rộng 29 4.1 Đặt vấn đề 29 4.2 Bus PC 29 4.3 Bus ISA (16 bit) 31 4.4 Bus PCI 31 4.5 Ghép nối qua khe cắm mở rộng 32 4.5.1 Một số đặc điểm Card ISA 32 4.5.2 Giải mã địa kết nối Bus liệu 32 Chương Ghép nối trao đổi tin song song 34 5.1 Khối ghép nối song song đơn giản 34 5.2 Các vi mạch đệm, chốt (74LS245, 74LS373) 35 5.2.1 Vi mạch đệm 74LS245: 35 5.2.2 Vi mạch chốt 74LS373: 35 5.3 Vi mạch PPI 8255A 35 5.3.1 Giới thiệu chung 36 5.3.2 Các lệnh ghi đọc cổng ghi điều khiển 36 5.3.3 Các từ điều khiển 37 5.3.4 Ghép nối 8255A với MVT TBN 41 5.4 Ghép nối song song qua cổng máy in 45 5.4.1 Ghới thiệu chung 45 5.4.2 Cấu trúc cổng máy in 46 5.4.3 Các ghi cổng máy in: 48 5.4.4 EPP - Enhanced Parallel Port 50 Chương Ghép nối trao đổi tin nối tiếp 56 6.1 Đặt vấn đề 56 6.2 Yêu cầu thủ tục trao đổi tin nối tiếp: 56 6.2.1 Yêu cầu: 56 6.2.2 Trao đổi tin đồng bộ: Synchronous 57 6.2.3 Trao đổi tin không đồng - Asynchronous: 57 6.3 Truyền thông nối tiếp sử dụng giao diện RS-232: 58 6.3.1 Quá trình truyền byte liệu: 58 6.3.2 Cổng nối tiếp RS 232 58 Tài liệu tham khảo: Error! Bookmark not defined Chương 1: Đại cương kỹ thuật ghép nối máy tính Chương Đại cương kỹ thuật ghép nối máy tính 1.1 Yêu cầu trao đổi tin máy vi tính mơi trường bên ngồi 1.1.1 u cầu trao đổi tin với người điều hành Người điều hành (người sử dụng) máy vi tính (MVT) cần đưa lệnh (dưới dạng chữ) số liệu thơng qua bàn phím Khi người điều hành bấm vào phím bàn phím mã tạo truyền vào nhớ MVT đồng thời hiển thị lên hình chữ số bấm 1.1.2 u cầu trao đổi tin với thiết bị ngồi thơng dụng Các thiết bị đưa tin vào Các thiết bị đưa tin Các nhớ Yêu cầu trao đổi tin với thiết bị khác Trong hệ đo vật lý, MVT cần nhận tin vật lý( nhiệt độ, áp xuất, lực, dòng điện, vv ) dạng tín hiệu điện thơng qua dầu dị phát (detector ), cảm biến (sensor ), chuyển đổi (tranducer ) Hơn MVT nhận tin trạng thái sẵn sàng hay bận thiết bị đo Trong hệ đo - điều khiển, MVT cần: Nhận tin số liệu đo, trạng thái thiết bị đo Đưa tin chấp nhận trao đổi tin với thiết bị ngoài, lệnh điều khiển cấu chấp hành (Các động servo, van đóng mở, thiết bị đóng ngắt mạch điện, vv ) thông số kỹ thuật cho thiết bị Trong hệ lưu trữ biểu diễn tin, MVT cần đưa tin để: Lưu trữ băng từ, đĩa từ, băng giấy đĩa compac Biểu diễn kết đo dạng bảng số liệu, dạng đồ thị giấy máy vẽ hay hình thiết bị đầu cuối 1.1.3 Yêu cầu trao đổi tin mạng máy tính Một máy tính mạng cần trao đổi tin với nhiều người sử dụng mạng, với nhiều máy vi tính khác, với nhiều thiết bị ngồi như: thiết bị đầu cuối, thiết bị nhớ ngoài, thiết bị lưu trữ biểu diễn tin 1.2 Dạng loại tin trao đổi máy vi tính thiết bị (TBN) 1.2.1 Dạng tin (số) MVT trao đổi tin dạng số với mức logic Thiết bị lại trao đổi tin với nhiều dạng khác dạng số, dạng ký tự, dạng tương tự, dạng âm tần hình sin tuần hoàn Chương 1: Đại cương kỹ thuật ghép nối máy tính 1.2.2 Các loại tin • MVT đưa thiết bị loại tin: Tin địa chỉ: Đó tin địa TBN hay xác hơn, địa ghi đệm khối ghép nối đại diện cho TBN Tin lệnh điều khiển: Đó tín hiệu để điều khiển khối ghép nối hay TBN đóng mở thiết bị, đọc ghi ghi, cho phép hay trả lời yêu cầu hành động, vv Tin số liệu: Đó số liệu cần đưa cho thiết bị ngồi • Máy tính nhận tin vào từ TBN hai loại tin: Tin trạng thái TBN: Đó tin sẵn sàng hay yêu cầu trao đổi tin, trạng thái sai lỗi TBN Tin số liệu: Đó số liệu cần đưa vào MVT 1.3 Vai trò nhiệm vụ chức khối ghép nối (KGN) 1.3.1 Vai trò Nguồn Nguồn nhận Nguồn phát MVT Nguồn nhận Nguồn nhận TBN Nguồn phát Ghép nối đường dây MVT Nguồn nhận Nguồn phát Ghép nối đường dây TBN Vị trí vai trị khối ghép nối Khối ghép nối nằm MVT TBN đóng vai trò biến đổi trung chuyển tin chúng 1.3.2 Nhiệm vụ • Phối hợp mức cơng suất tín hiệu - Mức tín hiệu MVT thường mức TTL (0V – 5V) TBN có nhiều mức khác nhau, thông thường cao (± 15V, ± 48V) - Công suất đường dây MVT nhỏ, TBN lớn - Thường dùng vi mạch trạng thái • Phối hợp dạng tin: Chương 1: Đại cương kỹ thuật ghép nối máy tính Trao đổi tin MVT thường song song, cua TBN nối tiếp • Phối hợp tốc độ trao đổi tin • Phối hợp phương thức trao đổi tin Để đảm bảo trao đổi tin cách tin cậy MVT TBN, cần có KGN cách trao đổi tin diễn theo trình tự định Việc trao đổi tin máy tính khởi xướng (1) MVT đưa lệnh dể khởi động TBN hay khởi động KGN (2) MVT đọc trả lời sẵn sàng trao đổi hay trạng thái sẵn sàng TBN Nếu có trạng thái sẵn sàng trao đổi tin, không, chờ đọc lại trạng thái (3) MVT trao đổi đọc thấy trạng thái sẵn sàng Việc trao đổi tin TBN khởi xướng: (1) Để giảm thời gian chờ đợi trạng thái sẵn sàng TBN, MVT khởi động TBN thực nhiệm vụ khác Việc trao đổi tin diễn khi: (2) TBN đưa yêu cầu trao đổi tin vào phận xử lý ngắt KGN, để đưa yêu cầu ngắt chương trình cho MVT (3) Nếu có nhiều TBN đưa yêu cầu đồng thời, KGN xếp theo ưu tiên định sẵn, đưa yêu cầu trao đổi tin cho MVT (4) MVT nhận yêu cầu , sửa soạn trao đổi đưa tín hiệu xác nhận sẵn sàng trao đổi (5) KGN nhận truyền tín hiệu xác nhận cho TBN (6) TBN trao đổi tin với KGN KGN trao đổi tin với MVT (nếu đưa tin vào) (7) MVT trao đổi tin với TBN qua KGN (nếu đưa tin ra) 1.3.3 Chức • Chức nhận tín hiệu ( listener) Nhận thông báo địa từ MVT Nhận thông báo trạng thái từ TBN Nhận lệnh điều khiển từ MVT Nhận số liệu từ MVT • Chức nguồn tín hiệu (talker) - Phát địa cho khối chức TBn - Phát lệnh cho TBN - Phát yêu cầu hay trạng thái TBN cho MVT - Phát số liệu cho TBN hay cho MVT • Chức điều khiển (Controler) Nói chung KGN thường có đơng thời hai chức trên, đặc biệt ghép nối với nhiều TBN - Cấu trúc chung hệ ghép nối máy tính Cấu trúc đường dây KGN với MVT Bất KGN nối với MVT TBN theo nhóm sau Nhóm đường dây địa A0 - An - Các tín hiệu giải mã KGN để chọn TBN cần liên lạc với MVT - Tập hợp tín hiệu tạo thành bus địa (address bus) Nhóm đường dây lệnh Chương 1: Đại cương kỹ thuật ghép nối máy tính - Đường dây đọc, đường dây viết để truyền lệnh đọc (RD) hay viết cho KGN - Đường dây hội thoại tổ chức phối hợ hành động MVT KGN, đảm bảo hoạt động nhịp nhàng, tin cậy chúng như: Hỏi - trả lời Yêu cầu (từ KGN vào MVT) chấp nhận (từ MVT KGN) : yêu cầu ngắt INTR chấp nhận ngắt INTA - Đường dây lệnh điều khiển KGN hay TBN Nhóm đường dây nhịp thời gian Nhóm đường dây điện áp nguồn 1.4 Cấu trúc chung khối ghép nối Lệnh A0 - An Giải mã địa lệnh Xác nhận (INTA) Xử lý ngắt Lệnh đọc Thanh ghi trạng thái Lệnh viết Thanh ghi điều khiển cấm Thanh ghi đệm viết Yêu cầu A Yêu cầu B điều khiển A điều khiển B Đường dây thiết bị ngồi Phối hợp đường dây máy tính Đường dây máy tính (System bus) DO0 - DOn Yêu cầu (INTR) Phối hợp đường dây thiết bị WR RD Lệnh Các lệnh chọn chíp DO0 - DOn Lệnh viết DI0 - DIn Thanh ghi đệm đọc DI0 - DIn Lệnh đọc Sơ đồ khối khối ghép nối - Khối phối hợp đường dây MVT Phối hợp mức cơng suất tín hiệu với bus MVT Thường dùng vi mạch chuyển mức, vi mạch công suất Cô lập đường dây khơng có trao đổi tin Khối giải mã địa - lệnh: Nhận tín hiệu từ bus địa chỉ, tín hiệu đọc, ghi, chốt địa (ALE), … để tổ hợp thành tín hiệu đọc, ghi chọn chíp cho thiết bị KGN TBN Các ghi đệm Thanh ghi điều khiển chế độ Thanh ghi trạng thái hay yêu cầu trao đổi cuatr TBN Thanh ghi đệm số liệu ghi Chương 1: Đại cương kỹ thuật ghép nối máy tính - Thanh ghi đệm số liệu đọc Khối xử lý ngắt - Ghi nhận, che chắn yêu cầu trao đổi tin TBN Xử lý ưu tiên đưa yêu cầu vào MVT Khối phát nhịp thời gian - Phát nhịp thời gian cho hành động bên KGN hay cho TBN Đơi để đồng bộ, khối cịn nhận tín hiệu nhịp đồng hồ (clock) từ bus máy tính Khối đệm thiết bị ngồi - Biến đổi mức tín hiệu, cơng suất biến đổi dạng tin Khối điều khiển : Điều khiển hoạt động khối phát nhịp thời gian, chế độ hoạt động 1.5 Chương trình phục vụ trao đổi tin cho khối ghép nối Mỗi khối ghép nối cần có chương trình phục vụ trao đổi tin ( thông thường viết Assembly) sử dụng, người dùng cần viêt chương trình ứng dụng Với chương trình phục vụ trao đổi tin, cần có thao tác sau: Khởi động KGN Ghi che chắn cho phép ngắt Đọc trạng thái TBN Ghi số liệu Đọc tin số liệu Ch hương G tiếp vớ tín hiệu tương tự Giao ới 2.1 Khái niệm tín hiệu analog hệ đo lường đ khiển s a ệ điều số Việc sử dụn phương pháp số xử lý thông tin điều khiển ngày h t ng p g g u hiệu thuận lợi Tuy nhiên h hết tín hiệu giới th lại tín hiệu dạng tương tự (an hầu t hực nalog) Do đ bất kỳ hệ thống muốn xử lý tín hiệ thực tế phương pháp số phải có khả ch l ệu g huyển đổi thông t tương tự thành dạng số ngượ lại Thao tác thườ thự tin ự g ợc ờng ực thiế bị ADC (A ết Analog to Di igital Converter) DAC (Digital to Analog Converter) C o Hình 2.1: Mơ hình hệ thống xử lý tín hiệu tươ tự p ý ơng phương pháp số p Hệ thống x lý tín hiệu tương tự b xử u phươn pháp số n chung hệ lai, số liệu ng nói ố tươ tự đượ truyền, lư trữ , hay x lý p ơng ợc ưu xử phương pháp số nhờ vi xử lý số TRước k sử p lý, tín hiệu tươ tự phải chuyển thành tín h ơng đ n hiệu số nhờ chuyển đ tín hiệu tương tự san số đổi ng (AD DC) Kết qu phép xử lý đượ chuyển n uả x ợc ngược lại dạng tươ tự nhờ b chuyển đ tín ành ơng đổi hiệu số thành tư u ương tự (DA AC) 2.2 Chuyển đ tín hiệu số sang tươ tự DAC đổi ơng Cs Một chu uyển đổi tín hiệu số thàn tương tự DAC nh t dạn đặc biệt c giải mã Nó giải mã tín hiệu số đầu ng g u vào chuyển t o thành tín hiệ tương tự đầu ệu Bản chân lý củ có dạng sau: ng Hìn 2.2: Bảng giá trị chân lý DAC nh g n Chương 2: Giao tiếp tín hiệu tương tự 2.2.1 Các tham số DAC Tham số Đơn vị Giải thích Độ phân giải (revolution) Bit Đây số bit mà DAC xử lý Nếu DAC có n bit giá trị điện áp đầu phân thành n trạng thái có giá trị cách Mỗi giá trị tương ứng với mã số đầu vào Số bit n cao DAC có độ phân giải lớn Giải điện áp tham chiếu (Vref) FSR V Chỉ mức điện áp lớn nhỏ sử dụng điện áp tham chiếu từ bên mV Là độ lệch điện áp tương tự đầu thực tế với đầu lý tưởng 0V đầu mã bù hai vào đưa vào ghi đầu vào Sai số phân cực điểm không Độ phi tuyến vi phân (Non-Linearity, Differential - DNL) Độ phi tuyến tích phân (Non-Linearity, Integral - INL) hay độ xác tương đối (Relative Accuracy) Giải đầu tương tự hay giải toàn thang Analog Output Range or Full-Scale Range Mức điện áp logic cao đầu vào Logic Input Voltage, Vih (Logic "1") Logic Input Voltage, Vil (Logic "0") Điện áp nguồn dương Analog Positive Power Supply (+Vs) Điện áp nguồn âm Analog Negative Power Supply (-Vs) Điện áp mức logic dương Logic Positive Power Supply (+VL) Điện áp mức logic âm Logic Negative Power Supply (-VL) Là độ chênh lệch độ thay đổi giá trị điệp áp thực tế với độ LSB thay đổi điện áp lý tưởng trường hợp đầu vào số thay đổi hay bit LSB , hay dự thay đổi hai giá trị số kề %Vref VD: +/- LSB; +/- 0.001% FSR LSB Là sai số lớn đầu với đường thẳng nối điểm điểm toàn thang (giá trị lớn thang đo) ngoại trừ sai số điểm khơng sai số tồn thang VD: +/-1 LSB typ.; +/- LSB's max V Là độ chênh lệch giá trị tương tự lớn nhỏ mà DAC cụ thể cung cấp VD: -3V to +3V, Bipolar Mode V Là điện áp nhỏ tín hiệu số đầu vào DAC đảm bảo nhận mức logic “1” VD: 2.4 V V Là điện áp lớn tín hiệu số đầu vào DAC mà nhận mức logic “0" VD: : 0.8 V max V Là dải điện áp dùng để làm nguồn cung cấp dương cho DAC VD: +4.75V min.; +5.0V typ.; +13.2V max V Là dải điện áp sử dụng làm nguồn cung cấp âm cho DAC VD: -13.2V min.; -5V typ.; -4.75V max V Là dải điện áp sử dụng cho mức logic dương DAC: VD: +4.75V min.; +5.0V typ.; +13.2V max V Là dải điện áp sử dụng cho mức logic dương DAC VD: -13.2V min.; -5V typ.; -4.75V max lập mộ mối liên k ột kết DTR Data Termi D inal Ready R Đây đối lập với DSR B với the M Báo Modem g the UA sẵn sàn để liên kế ART ng ết RTS Request R Send S Thông báo cho th Modem rằ the UAR sẵn sàng g he ằng RT g để trao đổi liệu o u RI Ring Indicato R or To Goes active when modem d detects a rin nging signal l from t PSTN the Null N Modem ms Một Null Modem sử dụ để nối c hai DTE Những mod thườ sử dụng m ụng cho dem ờng cách để nối mạng cho nh hững trò chơ để ch huyển giao g file máy tính sử dụng giao t thức Zmo odem Protoco Xmodem Protocol, Điều c ol, m đ sử dụng với nhiều M g Microproces ssor Deve elopment Sy ystems (hệ th hống phát tri vi xử lý) iển Hình H 1: Sơ đồ nối dây Null Mo d odem Trên p T phương pháp ưu tiên việc nối dâ N Modem Nó yêu cầu dây ( p a ây Null u (TD, RD & SG) để mắc đượ xuyên thẳ qua vậ ảnh hưởn lớn đến ch phí để sử dụng chạy c dài Ngu ợc ẳng ậy ng hi cáp un lý thao tác đơn giản có lý Mục tiêu làm cho m tính cho modem computer máy m t c transmitted from the fir computer must be rec rst r ceived by th second th TD is co he hus onnected to khác Any data t RD Điều thứ máy tính phải có cấu RD nối tới TD Báo hi Sign Ground p i iệu nal (SG) phải đ ) nối cho hai grounds phổ biến tới mỗ máy tính o ổ ỗi Data D Terminal Ready (D DTR) lặp lại k chân Da Set Ready (DSR) Data Carrier Detect (DC có mặt ata y r CD) hai (on both compute máy tính Khi chân the Data Ter ers) h rminal Read mức tích cực châ the Data dy h ân Set R Ready ch Data Car hân rrier Detect trở thành t tích cực (act tive) Vào th điểm máy tính hời y cho r the Virt Modem sẵn sàng đư nối ph th carrier củ modem kh tual m ược hát he hác Và V vấn đề cầ lo lắng ch the Requ to Send chân Cle To Send Trong c hai máy ần hân uest ear tính giao thiệp v cù tốc độ, v điều kh với ùng việc hiển luồng không cần thiết với hai tuyến i ch húng kết nối m máy tín Khi máy tính muốn g liệu, n xác nhận có mặt g nh gửi n c chân the Request to Sen mức ca móc nối với chân th Clear to S nd ao i he Send, lúc nà lập ày tức m tính nhậ câu trả lời gử liệu thực máy ận ửi n 60 Ng guyễn Tuấn L Linh – BM KTMT K Vào/ra liệu t thiết bị ngoạ vi ại Chú ý the ring ind g dicator kh hông kết nối tới c of each end Đườn sử dụng để ch h ng hỉ cho máy tính b có ringing signal sử dụng đư o biết g g ường dây th phone Tr he rong ta không úng g có modem để kết nối tới đường dâ the phone đường n ngừ kết nối m t ây e ừng Hình 2: Sơ đồ nối dây Loopbac Plug d ck Loopback p plug thiết bị t nên vơ cù dễ sử dụ viết chươ trình truy thơng sử ị trở ùng ụng ơng yền dụn cổng nối tiếp RS232 Nó nhận tru ng i uyền nhiều tu uyến đường nhau, mà m thứ c tru uyền ngoà cổng nối tiếp n ài n nhận b cổng Nếu nối thiết bị y vớ cổng nối ti nạp vào Terminal Pro ới iếp T ogram, bấ c ất đán máy ng đ nh gay lên n trê hình (displayed on the screen ên o n) Xin ý thiết bị chưa dự đ b a định cho việ sử dụng v c ệc với chương trình Chẩn đốn h n (D Diagnostic Pr rograms) có lẽ khơ làm việc Bởi nhữ chương t ơng ững trình mà ta u cầ khác úng ầu u báo cho Loo Back plug mà có t thay đổi từ chương tr op g thể rình đến chương trìn khác n nh Tốc độ DT / DCE TE Chúng ta đ nói tóm tắ DTE DCE Một thiết bị đầu cuối liệu (Data Term u minal Device tiêu biểu e) mộ máy tính thiết bị truyền t ột t thơng liệu (Data Com u mmunication Device) tiêu biểu m Modem ns m Ng gười ta thườn nhắc đến tốc độ D to DCE DCE to DCE DT to DCE l tốc độ giữ modem ng DTE E E TE ữa má tính c áy chúng ta, đô đ cập đến n tốc độ thiết c ôi đề cuối ta DTE to DCE cần úng n phải chạy m tốc độ nh hanh tốc độ DC to DCE D c CE DCE to DCE kết n modem, đô E nối ôi l gọi tốc độ the line speed Hầu hết m người ngày có n modem với tốc độ 28,8K hoặ 33,6K Bở cần phả m ộ ặc ởi g ải E ũng em K K ùng ộ chờ đợi tốc độ the DCE to DCE cũ tốc độ mode 28,8K 33,6K Suy cho cù tốc độ cao mode nên chún ta mong muốn tốc đ the D o em ng độ DTE to DC đạt đế khoảng CE ến 115,200 BPS S (M Maximum Speed of the 16550a UART Những c RT) chương trình truyên thôn mà sử dụng đ đặt tốc độ h ng g ộ cho DCE to D o DTE Tuy nh hiên, chúng c có tốc độ 9,6 KBPS, 14,4 KBPS coi n tố độ modem ộ S ốc m a Những mo odem ngày né liệu (Data Compression) Điều c n én úng ) rấ ất nhiều PK-ZIP phần mềm modem củ c thể nén v giải nén d liệu Khi đưa n g có g thức chún ta mong đợi vi nén số tr ch ng iệc ruyền với tỷ lệ 1:4 chí cị cao T lệ nén ịn Tỷ ữ liệu 1:4 t u tiêu biểu cho việc nén d liệu n o file vă Nếu ch ăn huyển file văn g n 28,8K (D DCE-DCE), mo odem nén t ó thực đan chuyển 115,2 KBPS ng g 61 computers tốc độ DCE-DTE 115,2 KBPS Như dó lý tốc độ the DCEDTE cần phải cao tốc độ kết nối modem Vài nhà sản xuất modem trích dẫn tỷ lệ nén cực đại 1:8 Để làm ví dụ cho lời trích dẫn họ đưa modem với tốc độ 33,6 KBPS có chuyển đổi cực đại 268,800 BPS modem and UART Nếu có a 16550a làm 115,200 BPS tops, then you would be missing out on a extra bit of performance Buying a 16C650 should fix your problem with a maximum transfer rate of 230,400 BPS Tuy nhiên, khoan lạm dụng modem khơng có tốc độ mong muốn.Đó tỷ lệ nén cực đại Trong vài trường hợp cá biệt cố gắng gửi cho file nén, modem nhiều thời gian nén nó, có tốc độ truyền chậm tốc độ kết nối modem Nếu điều xảy nên cố gắng tắt việc nén liệu lại Lúc cần phải cố định modem Một vài file nén dễ dàng file khác file mà nén đơn giản tự nhiên có tỷ lệ nén cao Điều khiển Luồng (Flow Control) Như tốc độ DTE to DCE nhanh gấp vài lần tốc độ DCE to DTE the PC gửi liệu tới modem 115,200BPS Sớm hay muộn liệu bị đệm bị tràn, trường hợp điều khiển luồng sử dụng Điều khiển luồng có hai dạng bản, phần cứng (hardware) phần mềm (software) Điều khiển luồng phần mềm (Software flow control), biểu thị Xon/Xoff sử dụng hai dạng ký tự Xon Xoff Xon thường cho biết ký tự the ASCII 17 ký tự the ASCII 19 sử dụng cho Xoff Những modem có đệm nhỏ máy tính Ỏphủ đầ nó, Modem gửi ký tự Xoff để báo cho máy tính dừng cơng việc gửi liệu Khi modem có ỎphịngỎ cho nhiều liệu hơn, gửi ký tự Xon máy tính gửi nhiều liệu Kiểu điều khiển luồng có nhiều lợi không yêu cầu Ỏbức điện báoÕ ký tự gửi qua đường TD/RD Tuy nhiên ký tự yêu cầu liên kết chậm 10 bits điều làm chậm việc truyền thông lại Điều khiển luồng phần cứng (Hardware flow control) biết điều khiển luồng RTS/CTS flow control Nó sử dụng hai dây cáp nối tiếp truyền thêm ký tự đường liệu Điều khiển luồng Phần cứng biết điều khiển luồng RTS / CTS Vì điều khiển luồng phần cứng (hardware flow control) không làm chậm việc truyền thông lại việc sử dụng Xon-Xoff does Khi máy tính muốn gửi liệu điều khiển hoạt động đường the Request to Send Nếu modem có ỎphịngÕ cho liệu này, modem việc điều khiển hoạt động đường the Clear to Send máy tính bắt đầu gửi liệu Nếu modem khơng có ỎphịngÕ khơng gửi tín hiệu cho Clear to Send • The UART (8250 and Compatibles) UART stands for Universal Asynchronous Receiver/Transmitter Its the little box of tricks found on your serial card which plays the little games với modem thiết bị kết nối khác Đa số card có the UART's tích hợp vào mạch điện tử chip khác mà điều khiển cổng song song chúng ta, cổng games, floppy ổ đĩa cứng (hard disk drives) tiêu biểu thiết bị surface mount 62 Ng guyễn Tuấn L Linh – BM KTMT K Vào/ra liệu t thiết bị ngoạ vi ại Th 8250 serie bao gồm the 16450, 16550, 1665 & 16750 UARTS n he es, 50, kiểu thường thấy PC y a ta Về sau xem xét n úng kiểu khác, kiểu mà sử dụng thiế g ó g ết bị homemade c projects a Hình 3: Nhữ sơ đồ C ững Chân cho 165 550, 16450 & 8250 UAR RTs The 16550 chip tươn thích với the 8250 & 16450 Chỉ khác hai chân24 Chân 24 8250 ng i ỉ 29 việ lựa chọn c ệc chip mà chức việc Ỏchỉ báo tới c oÕ chip hoật độn khô ng ông Chân 29 không kế nối th 8250/164 UARTs The 16550 đưa vào hai chân t ết he 450 i Đó Transmi ó it Re eady Rece eive Ready mà th thi với D m hực DMA (Direct Memory A Access) Nhữ chân có hai kiểu ững y u tha tác khác n ao Mode hỗ trợ việc chuyển gia đơn DMA m c ao A mode hỗ trợ Multi-transfer DMA ợ Mode cũ gọi mode 16 ũng i 6450 Mode lự chọn đệm FIF vơ h ựa FO hiệu hố qua a bit the F t FIFO Control Register ho đ oặc đệm the FIFO cho phép DMA Mod Select = O g de (Bit FCR Trong mode RX R) m XRDY tích cực mức thấp c h t characters (B Byte) có mặ ặt tro the Rece ong eiver Buffer RXRDY không hoạt động mức cao khơng có nhiều characters tồn c u g the Receiver B e Buffer TXRD hoạt đ DY động mức thấp kh hơng có characters the Transmi Buffer Nó it ó khơng hoạt động mức cao sau kh characters/ c hi /byte đầu tiê tải v the Transmit B ên vào e Buffer Mode e l đệm FIFO đượ kích hoạt the DMA Mode Select = Trong mode 1, RXRDY hoạt động m ợc A mứ thấp t trigger le ức the evel reach 16550 Tim Out xảy quay trở lại trạn thái không hed i me a y ng g hoạt động khơng có ch haracters tron the FIFO TXRDY kích hoạt khơ có chara ng O ẽ ơng acters có mặ ặt bên the T n Transmit Buf kh ffer hông kí hoạt the FIFO Tr ích ransmit Buff hoàn to Full fer oàn Chân Tên n Chân 1:8 n D0:D7 Data Bus Chân n RC CLK Receiver C Clock Input Tần số đầu vào cần phải cân bằ n ằng với the rec ceivers baud rate * 16 Chân 10 n RD D Nhận li (Receive Data) iệu e Chân 11 n TD D Truyền liệu (Transm Data) mit Chân 12 n CS0 Chip Selec - Active High ct Chân 13 n CS1 Chip Selec - Active High ct a Lời ghi 63 Chân 14 Chip Select - Active Low Chân 15 nBAUDOUT Baud Output - Output from Programmable Baud Rate Generator Frequency = (Baud Rate x 16) Chân 16 XIN Đầu vào External Crystal Input – Sử dụng cho Baud Rate Generator Oscillator Chân 17 XOUT Đầu External Crystal Output Chân 18 nWR Write Line – Inverted (Đảo) Chân 19 WR Write Line - Not Inverted (không đảo) Chân 20 VSS Kết nối tới Common Ground Chân 21 RD Read Line - Inverted Chân 22 nRD Read Line - Not Inverted Chân 23 DDIS Vô hiệu hoá phận điều khiển (Driver Disable) Chân rơi vào mức thấp CPU đọc từ UART Có thể kết nối tới Bus Transceiver trường hợp bus liệu có dung lượng cao Chân 24 nTXRDY Transmit Ready Chân 25 nADS Xung địa (Address Strobe) Sử dụng tín hiệu khơng ổn định suốt q trình đọc ghi cycle Chân 26 A2 Address Bit Chân 27 A1 Address Bit Chân 28 A0 Address Bit Chân 29 nRXRDY Receive Ready Chân 30 INTR Interrupt Output Chân 31 nOUT2 User Output Chân 32 nRTS Request to Send Chân 33 nDTR Data Terminal Ready Chân 34 nOUT1 User Output Chân 35 MR Master Reset Chân 36 nCTS Clear To Send Chân 37 nDSR Data Set Ready Chân 38 64 nCS2 nDCD Data Carrier Detect Nguyễn Tuấn Linh – BM KTMT Vào/ra liệu thiết bị ngoại vi Chân 39 nRI Ring Indicator Chân 40 VDD + Volts Bảng 2: Pin Assignments for 16550A UART Tất chân UARTs thích hợp với TTL Bao gồm TD, RD, RI, DCD, DSR, CTS, DTR RTS mà tất giao diện serial plug chúng ta, typically a D-type connector Vì RS232 Level Converters (mà nói cụ thể sau) sử dụng Cái thông thường the DS1489 Receiver the DS1488 as the PC has +12 and -12 volt rails mà sử dụng thiết bị Trình chuyển đổi The RS232 chuyển đổi tín hiệu the TTL vào RS232 Logic Levels The UART yêu cầu Clock để chạy Nếu xem xét card nối tiếp a common crystal tìm thấy a 1.8432 MHZ a 18.432 MHZ Crystal The crystal bên kết nối tới chân XINXOUT the UART sử dụng thêm số thành phần mà giúp đỡ the crystal để khởi động oscillating Clock sử dụng cho chương trình the Programmable Baud Rate Generator giao diện trực tiếp bên mạch chuyển đổi thời gian (the transmit timing circuits) không trực tiếp bên mạch receiver thời gian (the receiver timing circuits) Đối với việc kết nối làm từ chân 15 (BaudOut) đến chân (Receiver clock in) Chú ý tín hiệu clock Baudrate*16 Nếu thực nghiêm túc việc nghiên cứu tìm hiểu 16550 UART xúc tiến sử dụng PC chúng ta, đề xuất việc downloading trang tính liệu PC16550D từ National Semiconductors Site Trang tính liệu (Data sheets) sẵn có dạng mẫu PDF cần Adobe Acrobat Reader để đọc điều đó.Texas Instruments có released the 16750 UART mà có 64 Byte FIFO's Trang tính liệu cho TL16C750 sẵn có để dùng Texas Instruments Site Types of UARTS (For PC's) (deleted) Registers cổng nối tiếp • Port Addresses & IRQ's Tên Địa IRQ COM 3F8 COM 2F8 COM 3E8 COM 2E8 Bảng 3: Standard Port Addresses Trên bảng standard port addresses Chúng làm việc đa số PC Nếu tình cờ hay may mắn sở hữu IBM P/S2 mà có micro-channel bus, mong đợi thiếtlập khác địa IRQ.Giống cổng LPT, liệu sở cho cổng COM đọc từ Vùng Dữ liệu BIOS (BIOS Data Area) Start Address Function 65 0000:0400 COM1's Base Address 0000:0402 COM2's Base Address 0000:0404 COM3's Base Address 0000:0406 COM4's Base Address Bảng 4: COM Port Addresses in the BIOS Data Area; Trên bảng cho thấy địa mà tìm thấy the Communications (COM) ports addresses the BIOS Data Area Mỗi địa chiếm bytes Chương trình mẫu sau viết ngơn ngữ C, Hiện đọc vị trí để thu địa cổng truyền thông #include #include void main(void) Ỳ unsigned int far *ptraddr; /*Pointer to location of Port Addresses */ unsigned int address; /* Address of Port */ int a; ptraddr=(unsigned int far *)0x00000400; for (a = 0; a < 4; a++) Ỳ address = *ptraddr; if (address == 0) printf("No port found for COM%d Ữn",a+1); else printf("Address assigned to COM%d is %XhỮn",a+1,address); *ptraddr++; Ỷ Ỷ • Table of Registers +1 66 Read/Write Abr Register Name Write - Transmitter Holding Buffer =0 Read - Receiver Buffer =1 +0 DLAB =0 Base Address Read/Write - Divisor Latch Low Byte =0 Read/Write IER Interrupt Enable Register Nguyễn Tuấn Linh – BM KTMT Vào/ra liệu thiết bị ngoại vi =1 Read/Write - Divisor Latch High Byte - Read IIR Interrupt Identification Register - Write FCR FIFO Control Register +3 - Read/Write LCR Line Control Register +4 - Read/Write MCR Modem Control Register +5 - Read LSR Line Status Register +6 - Read MSR Modem Status Register +7 - Read/Write - Scratch Register +2 Bảng 5: bảng Registers DLAB? Chúng ta nên ý bảng Register có cột DLAB Khi DLAB thiết lập ‘0’ ‘1’ se co vài thay đổi register Đây lý URAT có 12 register (bao gồm ghi scratch) có cổng địa DLAB thay cho Divisor Latch Access Bit Khi DLAB thiết lập tới ‘1’qua đường ghi điều khiển (control register), hai ghi trở thành sẵn có từ đặt tốc độ truyền thông đặn bits per second The UART có crystal mà cần phải dao động xung quanh 1.8432 MHZ The UART kết hợp chặt chẽ divide 16 counter mà đơn giản divides the incoming clock báo hiệu 16 Giả thiết có 1.8432 MHZ clock signal, mà cho phép có cực đại, 115,200 hertz báo hiệu làm cho URAT trở nên có khả truyền nhận 115,200 Bits Per Second (BPS) Đó thật tuyệt vời cho modem nhanh thiết bị mà điều khiển tốc độ nhanh hơn, but others just wouldn't communicate at all Bởi the UART phù hợp với Programmable Baud Rate Generator mà điều khiển hai register Để ví dụ muốn truyền thơng 2400 BPS Chúng ta làm việc bên mà phải chia 115,200 48 để thực 2400 Hertz Clock The "Divisor", case 48 này, cất giữ hai registers điều khiển the "Divisor Latch Access Bit" Divisor số mà cất giữ 16 bits (ie to 65535) The UART có bus liệu bit, nơi hai register sử dụng Register (Base + DLAB = 1) cất giữ "Divisor latch low byte" register thứ hai (base + DLAB = 1) cất giữ "Divisor latch high byte" Bên bảng số tốc độ Divisor chốt chúng byte thấp byte cao Chú ý tất Divisor đưa vào Hệ 16 Speed (BPS) Divisor (Dec) Divisor Latch High Byte Divisor Latch Low Byte 50 2304 09h 00h 300 384 01h 80h 67 600 192 00h C0h 2400 48 00h 30h 4800 24 00h 18h 9600 12 00h 0Ch 19200 00h 06h 38400 00h 03h 57600 00h 02h 115200 00h 01h Bảng 6: Table of Commonly Used Baudrate Divisors • Interrupt Enable Register (IER) Bit Notes Bit Reserved Bit Reserved Bit Enables Low Power Mode (16750) Bit Enables Sleep Mode (16750) Bit Enable Modem Status Interrupt Bit Enable Receiver Line Status Interrupt Bit Enable Transmitter Holding Register Empty Interrupt Bit Enable Received Data Available Interrupt The Interrupt Enable Register register đơn giản dễ hiểu UART Thiết lập bit mức cao cho Received Data Available Interrupt mà tạo ngắt nhận register/FIFO chứa liệu để đọc CPU Bit cho phép Transmit Holding Register Empty Interrupt Ngắt CPU đệm truyền thông tin trống Bit cho phép nhận đường ngắt trạng thái The UART ngắt nhận chuyển đổi đường trạng thái Tương tự bit cho phép ngắt modem trạng thái Bit đến dễ dàng Chúng lưu trữ đơn giản (If only everything was that easy) • Interrupt Identification Register (IIR) Bit Bits and Bit Bit 0 No FIFO 68 Notes FIFO Enabled but Unusable Nguyễn Tuấn Linh – BM KTMT Vào/ra liệu thiết bị ngoại vi FIFO Enabled Bit 64 Byte Fifo Enabled (16750 only) Bit Reserved Bit Reserved on 8250, 16450 16550 Time-out Interrupt Pending Bit Bit 0 Modem Status Interrupt Transmitter Holding Register Empty Interrupt Received Data Available Interrupt 1 Receiver Line Status Interrupt Interrupt Pending No Interrupt Pending Bits and Bit Bảng 8: Interrupt Identification Register The interrupt identification register register đọc (read only register) Bits đưa trạng thái the FIFO Buffer Khi hai bit ‘0’ khơng có FIFO buffers kích hoạt Điều cần phải kết có 8250 16450 Nếu bit tích cực bit khơng tích cực UART có cho phép đệm lại khơng thể dùng (it's buffers enabled but are unusable) Điều xảy 16550 UART có lỗi FIFO buffer làm dùng FIFO Nếu hai bit '1' FIFO buffers tích cực hồn tồn dùng Bits lưu trữ Bit cho thấy trạng thái time-out interrupt 16550 or higher cao Để cho nhảy đến Bit mà cho thấy interrupt xuất Nếu interrupt xuất trạng thái bits Những ngắt làm việc trạng thái quyền ưu tiên The Line Status Interrupt có quyền ưu tiên cao nhất, sau the Data Available Interrupt, tiiếp theo the Transmit Register Empty Interrupt kế the Modem Status Interrupt mà có quyền ưu tiên thấp First In/First Out Control Register (FCR) The FIFO register register ghi (write only register) Register sử dụng để điều khiển the FIFO (First In/First Out) buffers mà tìm thấy 16550 cao Bit cho phép thao tác nhận truyền FIFO Ghi '0' tới bit vơ hiệu hố thao tác truyền nhận FIFO, phải loose cất tất liệu FIFO buffers Bit's điều khiển việc làm việc truyền nhận FIFO Bit chịu trách nhiệm cho đệm nhận bit chịu trách nhiệm cho đệm truyền Thiết lập bit lên làm nội dung FIFO không ảnh hưởng đến register Hai bit xác lập lại, khơng cần thiết lập bit kết thúc Bit Bits Notes Bit Bit Interrupt Trigger Level 69 and 0 Byte Bytes Bytes 1 14 Bytes Bit Enable 64 Byte FIFO (16750 only) Bit Reserved Bit DMA Mode Select Thay đổi trạng thái chân RXRDY & TXRDY từ mode đến mode Bit Clear Transmit FIFO Bit Clear Receive FIFO Bit Enable FIFO's Bảng 9: FIFO Control Register Bit cho phép DMA lựa chọn mode mà tìm thấy 16550 UARTs cao More on this later Bits bit có kiểu đơn giản, dự trữ Bits and sử dụng để thiết lập triggering level on the Receive FIFO Ví dụ bit thiết lập nên '1' bit thiết lập xuống '0' trigger level thiết lập với bytes Khi có bytes liệu receive FIFO ngắt Received Data Available thiết lập (See IIR) 70 Nguyễn Tuấn Linh – BM KTMT Vào/ra liệu thiết bị ngoại vi Line Control Register (LCR) Bit Divisor Latch Access Bit Bit Truy cập tới Receiver buffer, Transmitter buffer & Interrupt Enable Register Set Break Enable Bits 3, Bit And 5 Bit Parity Select X X No Parity 0 Odd Parity 1 Even Parity 1 High Parity (Sticky) Bit Bit 1 Low Parity (Sticky) Length of Stop Bit Bits And One Stop Bit Stop bits for words of length 6,7 or bits or 1.5 Stop Bits for Word lengths of bits Bit Bit Word Length 0 Bits 1 Bits 1 Bits Article IV Bits Bảng 10: Line Control Register The Line Control register thiết lập tham số cho việc truyền thông Bit the Divisor Latch Access Bit DLAB khơng tồn lâu (for short) Chúng ta nói mà làm (See DLAB) Bit thiết lập cho phép dừng (the Break) Khi tích cực, đường TD vào trạng thái "Spacing" mà nguyên nhân làm dừng (the Break) the receiving UART Thiết lập bit '0' vơ hiệu hố the Break (Disables the Break) Bits 3, and select parity Nếu nghiên cứu bit này, thấy bit điều khiển chẵn lẻ (controls parity) Đó là, thiết lập '0' khơng có parity sử dụng, thiết lập tới '1' parity sử dụng Nhảy qua tới bit 5, thấy điều khiển sticky parity Sticky parity đơn giản parity bit luôn truyền kiểm tra '1' '0' Bit có thành cơng việc kiểm tra lỗi bit có lỗi the sticky parity bit chứa việc thiết lập bit thích hợp, parity lỗi khơng cho kết Sticky parity cao sử dụng '1' cho the parity bit, the opposite, sticky parity thấp sử dụng '0' cho the parity bit 71 Nếu bit điều khiển sticky parity, đổi hướng bit khơng phải cho kết bình thường parity cung cấp bit thiết lập lên '1' Odd parity bit parity phát tín hiệu '1' '0' mà có odd number of 1's Even parity must thành parity bit produces even number of 1's Điều cung cấp kiểm tra lỗi tốt hồn hảo, CRC-32 sử dụng thường xun cho sửa lỗi phần mềm Nếu bit bị đảo với even parity odd parity, parity bị lỗi xảy ra, nhiên hai bit bị lật theo cách mà sinh the correct parity bit việc parity bị lỗi là xảy Bit thiết lập độ dài the stop bits Việc thiết lập bit ‘0’ đem lại stop bit, nhiên thiết lập lên ‘1’ đem lại 1.5 stop bits phụ thuộc vào the word length Chú ý the receiver kiểm tra stop bit Bits and thiết lập the word length This should be pretty straight forward Một word length bits thường sử dụng ngày • Modem Control Register (MCR) Bit Notes Bit Reserved Bit Reserved Bit Autoflow Control Enabled (16750 only) Bit LoopBack Mode Bit Aux Output Bit Aux Output Bit Force Request to Send Bit Force Data Terminal Ready Bảng 11: Modem Control Register The Modem Control Register Read/Write Register Bits 5,6 reserved Bit kích hoạt the loopback mode Trong Loopback mode việc truyền thông nối tiếp đặt vào trạng thái đánh dấu The receiver serial input ngưng kết nối Việc truyền lặp lại the receiver in DSR, CTS, RI & DCD ngưng kết nối DTR, RTS, OUT1 & OUT2 kết nối tới the modem control inputs Những chân The modem control output đặt trạng thái không hoạt động Trong mode liệu mà đặt transmitter registers cho đầu received the receiver circuitry chip sẵn sàng đệm the receiver Điều sử dụng để kiểm tra thao tác UARTs Aux Output kết nối tới external circuitry để điều khiển ngắt xử lý UART-CPU Aux Output thông thường ngưng kết nối, nhiều card sử dụng chuyển đổi 1,8432MHZ crystal to a 4MHZ crystal sử dụng cho MIDI Bits and đơn giản điều khiển đường liệu thích hợp chúng Ví dụ việc thiết lập bit lên '1' làm yêu cầu để gửi line active • Line Status Register (LSR) Bit 72 Notes Nguyễn Tuấn Linh – BM KTMT Bit Error in Received FIFO Bit Empty Data Holding Registers Bit Empty Transmitter Holding Register Bit Break Interrupt Bit Framing Error Bit Parity Error Bit Overrun Error Bit Vào/ra liệu thiết bị ngoại vi Data Ready Bảng 12: Line Status Register The line status register ghi đọc Bit bit the error in received FIFO bit Bit bit cao có lỗi break, parity framing xảy byte mà chứa the FIFO Khi bit thiết lập, hai ghi transmitter holding register ghi shift register trống Thanh ghi The UART's holding giữ byte liệu gửi đến parallel fashion Thanh ghi dịch chuyển (shift register) sử dụng để chuyển đổi byte nối tiếp, mà cot thể truyền đường Khi bit thiết lập, ghi the transmitter holding register trống Vì khác hai bit gì? Khi bit thiết lập, ghi transmitter holding ghi shift registers trống, q trình chuyển đổi nối tiếp xảy phải khơng có q trình hoạt động đường truyền dữ liệu Khi bit thiết lập, ghi transmitter holding register trống, byte khác dược gửi đến cổng liệu, việc chuyển đổi nối tiếp sử dụng ghi dịch chuyển (shift register) chiếm chỗ The break interrupt (Bit 4) xảy đường liệu nhận giữ trạng thái lôgic '0' (Space) cho khoảng thời gian thời gian dùng đến gửi ỎwordÕ đầy đủ Thời gian bao gồm thời gian cho the start bit, data bits, parity bits and stop bits A framing error (Bit 3) xảy bit cuối stop bit Điều xảy lỗi tính tốn thời gian Thơng thường gặp phải lỗi framing error sử dụng null modem liên kết hai máy tính protocol analyzer when the speed at which the data is being sent is different to that of what phải thiết lập UART để nhận A overrun error thơng thường xảy chương trình khơng thể đọc từ cổng đủ nhanh Nếu khơng có byte đầu vào ghi đủ nhanh (register fast enough), byte khác để nhận, byte cuối bị lỗi tràn xảy Bit cho thấy data ready, có nghĩa byte nhận UART đệm sẵn sàng để đọc • Modem Status Register (MSR) Bit Notes Bit Carrier Detect Bit Ring Indicator Bit Data Set Ready 73 Bit Clear To Send Bit Delta Data Carrier Detect Bit Trailing Edge Ring Indicator Bit Delta Data Set Ready Bit Delta Clear to Send Bảng 13 : Modem Status Register Bit the modem status register cho thấy delta clear to send, delta có nghĩa thay đổi bên trong, delta clear to send nghĩa có thay đổi bên đường the clear to send, từ lần đọc cuối ghi Điều với bits Bit cho thấy thay đổi bên đường the Data Set Ready Bit cho thấy thay đổi bên đường the Data Carrier Detect Bit the Trailing Edge Ring Indicator báo có biến đổi từ trạng thái thấp đến trạng thái cao đường the Ring Indicator Bits đến bit cho thấy trạng thái thời đường liệu đọc Bit cho thấy Carrier Detect, Bit cho thấy Ring Indicator, Bit cho thấy Data Set Ready & Bit cho thấycác trạng thái đường the Clear To Send • Scratch Register The scratch register khơng sử dụng cho truyền thông sử dụng nơi để lưu byte liệu Việc sử dụng thực tế xác định the UART 8250/8250B a 8250A/16450 chí khơng phải thức the 8250/8250B khơng thiết kế cho AT hack the bus speed 74 .. .Bài giảng mơn học: Kỹ thuật ghép nối máy tính Bài mở đầu Error! Bookmark not defined Chương Đại cương kỹ thuật ghép nối máy tính 1.1 Yêu cầu trao đổi tin máy vi tính mơi trường... byte liệu: 58 6.3.2 Cổng nối tiếp RS 232 58 Tài liệu tham khảo: Error! Bookmark not defined Chương 1: Đại cương kỹ thuật ghép nối máy tính Chương Đại cương kỹ thuật. .. hình máy tính Sự đời loại rãnh cắm mở rộng gắn liền với phát triển kỹ thuật máy tính Từ trước đến có đến kiểu bus mở rộng sử dụng cho máy tính cá nhân Việc phân loại bus mở rộng dựa số bit liệu

Ngày đăng: 26/01/2014, 05:20

Từ khóa liên quan

Tài liệu cùng người dùng

Tài liệu liên quan