tính chất phân phối thử chứng minh cái xem sao d

Kỹ thuật mạch điện tử số

Kỹ thuật mạch điện tử số

Ngày tải lên : 30/05/2015, 11:46
... Phần tử trung tính phép "AND" - Phần tử trung tính phép "OR" b Tính chất giao hoán (Thử chứng minh xem :D) A.B = B.A A+B =B+A c Tính chất kết hợp (Thử chứng minh xem :D) (A.B).C = A.(B.C) = A.B.C ... A.(B.C) = A.B.C (A + B) + C = A + (B + C) =A+B+C d Tính chất phân phối (Thử chứng minh xem :D) (A + B).C = AC + B.C (A.B) + C = (A + C).(B + C) e Tính chất không số mũ, không hệ số A  A    + ... 5 US 0 DA, DB thông DA thông, DB tắt DA tắt, DB thông DA, DB tắt → A 0 1 B 1 S 0 Ta có: S = A B Kết luận: Đây mạch thực phần tử hai đầu vào sử d ng diode 1.5.2 Mạch thực phần tử đảo d ng transistor...
  • 71
  • 2.1K
  • 0
Tài liệu THIẾT KẾ CƠ BẢN - Bộ so sánh 4 bit - Bộ giải mã BCD sang LED pptx

Tài liệu THIẾT KẾ CƠ BẢN - Bộ so sánh 4 bit - Bộ giải mã BCD sang LED pptx

Ngày tải lên : 26/01/2014, 05:20
... Bộ so sánh bit 4 A AeqB AgtB B AltB Bộ giải mã BCD-LED đoạn BCD LED BCD a BCD f g b LEDS e c d LEDS ALU a 8 b cin y Bài tập: shifter ...
  • 11
  • 2K
  • 22
Tổng quan về HDL, VHDL, Verilog và thiết kế bộ giải mã dùng verilog

Tổng quan về HDL, VHDL, Verilog và thiết kế bộ giải mã dùng verilog

Ngày tải lên : 27/04/2013, 08:10
... oder_out~182 dec oder_out~181 Dec ode r0~39 dec oder_out~180 Dec ode r0~38 dec oder_out~179 Dec ode r0~37 dec oder_out~178 dec oder_out~177 Dec ode r0~36 dec oder_out~176 Dec ode r0~35 Dec ode r0~34 Dec ... oder_out~188 Dec ode r0~44 dec oder_out~187 dec oder_out~186 Dec ode r0~43 dec oder_out~185 Dec ode r0~42 dec oder_out~184 Dec ode r0~41 dec oder_out~183 decoder_out[0 15 ] Dec ode r0~40 dec oder_out~182 ... : decoder_out = 16'h8000; endcase end end endmodule Phần mạch thu được: 43 Dec ode r0~47 dec oder_out~191 bin ary_in[0 3] dec oder_out~190 Dec ode r0~46 dec oder_out~189 Dec ode r0~45 dec oder_out~188...
  • 46
  • 1.8K
  • 11
Thực hiện bộ giải mã VITERBI trên FPGA

Thực hiện bộ giải mã VITERBI trên FPGA

Ngày tải lên : 30/03/2014, 19:39
... FPGA Trang 17 tính, song khó mà chứng minh mã mã tốt mã đặc tính Bất mã khối tuyến tính đại diện (n,m,dmin), n, chiều d i từ mã, ký hiệu, m, số ký hiệu nguồn d ng để mã hóa tức thời, dmin, khoảng ... 101 = G (4,5, 7) G=   M  111      gn  Có thể biểu diễn d ng đa thức sinh là: G (D) = [1 1 +D2 1 +D+ D2] Do sơ đồ mã chập biểu diễn sau: Chương 2: Thuật giải mã Viterbi Thực giải mã Viterbi ... chiều khác nữa, không d mà hình dung Mã Golay có hiệu ứng cao, d ng truyền thông qua khoảng không vũ trụ, sử d ng 24 chiều Nếu d ng mã nhị phân (thường thấy), chiều ám đến chiều d i từ mã định nghĩa...
  • 131
  • 1.1K
  • 1
2.3 - Bo giai ma pot

2.3 - Bo giai ma pot

Ngày tải lên : 18/06/2014, 13:20
... LED Bộ giải mã hiển thị hiệu a f g e b c d Đầu vào D C B A Bộ giải mã hiển thị a b c d e f g Đầu Ví d : Hãy thiết kế giải mã hiển thị kích cho hiển thị LED với tín hiệu đầu vào mã BCD 8421 Phân ... x Y4 Y5 Y8 = D A Y9 = DA Y8 Tối thiểu hóa: Y0 = DCBA Y2 = CBA Y1 = DCBA Y3 = CBA Y4 = CBA Y5 = CBA Y6 = CBA Y7 = CBA Y8 = DA Y9 = DA Sơ đồ logic: Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 D C B A Bộ giải ... Tối thiểu hóa: a = D + B + CA + CA e = BA + C A b = C + BA + BA f = D + BA + C B + C A c = C+B+A g = D + CB + BA + CB d = D + BA + CB + CA + CBA Sơ đồ logic: D C B A a b c d e f g ...
  • 8
  • 236
  • 0
đồ án  thực hiện bộ giải mã viterbi trên fpga

đồ án thực hiện bộ giải mã viterbi trên fpga

Ngày tải lên : 27/06/2014, 09:10
... khối tuyến tính mang tính tuyến tính, chẳng hạn tổng hai từ mã lại từ mã; chúng ứng d ng vào bit nguồn khối một; tên mã khối tuyến tính Có khối mã bất tuyến tính, song khó mà chứng minh mã mã ... 101   G (4,5, 7)   M  111       gn  Có thể biểu diễn d ng đa thức sinh là: G (D) = [1 1 +D2 1 +D+ D2] Do sơ đồ mã chập biểu diễn sau: Chương 2: Thuật giải mã Viterbi Thực giải mã Viterbi ... chiều khác nữa, không d mà hình dung Mã Golay có hiệu ứng cao, d ng truyền thông qua khoảng không vũ trụ, sử d ng 24 chiều Nếu d ng mã nhị phân (thường thấy), chiều ám đến chiều d i từ mã định nghĩa...
  • 124
  • 724
  • 1
Luận văn: Thiết kế bộ giải mã nhị phân 16 bit ra pot

Luận văn: Thiết kế bộ giải mã nhị phân 16 bit ra pot

Ngày tải lên : 29/06/2014, 01:20
... 1 1 1 1 1 Vẽ mạch logic: - D ng NAND Hình 8: Mạch logic tích cực mức thấp dung NAND - D ng NOR Hình 9: Mạch logic tích cực mức thấp dung NOR 10 PHẦN II: MÔ PHỎNG I D NG IC 74LS138 Giới thiệu ... http://www.dientuvietnam.net/forums/ho-tro-hoc-tap-165/mach-su-dungic-74138-va-ic-7493-a-29099/ http://www.scribd.com/doc/53416490/39/III-IC-74LS154 http://www.ddth.com/showthread.php/210692-hoi-ve-mach-giai-ma-nhiphan-bat-phan.html http://www.dientuvietnam.net/forums/ky-thuat-mach-logic-dien-tu-so58/thiet-ke-mach-dem-dung-ic-7493-ic-74138-a-33993/ ... x1 x2 x3 y15  x0 x1 x2 x3 Vẽ mạch logic: - D ng NAND Hình 6:Mạch logic tích cực mức cao d ng NAND - D ng NOR Hình 7: Mạch logic tích cực mức cao d ng NOR b) Trường hợp 2: Mức tác động (tích...
  • 17
  • 962
  • 0
Bộ giải mã 7 thanh chỉ thị các chữ số cơ số điếm 10 có điều kiện P2 doc

Bộ giải mã 7 thanh chỉ thị các chữ số cơ số điếm 10 có điều kiện P2 doc

Ngày tải lên : 02/07/2014, 00:20
... nối với nhau( Anod chung Catod chung ), chân lại đưa để phân cực led Đây lọai đèn d ng hiển thị số từ đến 9, đèn gồm đọan a, b, c, d, e, f, g, bên đọan led (đèn nhỏ) nhóm led mắc song song (đèn ... đọan sáng tạo số thập phân từ - Led đoạn có hai loại loại anot chung catot chung: LED anot chung LED catot chung Đối với led đoạn ta phải tính toán cho đoạn led đoạn có d ng điện từ 10 20mA Với ... IC loại Decorder có ngõ từ ngõ vào Nhìn hình vẽ ta thấy mgõ tín hiẹu đươc nối với qua cổng NAND ngõ mức thấp Bảng hoạt động IC 74LS247 6) Led đoạn: Là led xếp theo hình mẫu Một chân led được...
  • 11
  • 321
  • 1
Cấp Giấy chứng nhận đăng ký phân phối tại Việt Nam bộ giải mã chương trình truyền hình nước ngoài pps

Cấp Giấy chứng nhận đăng ký phân phối tại Việt Nam bộ giải mã chương trình truyền hình nước ngoài pps

Ngày tải lên : 09/07/2014, 18:20
... giấy chứng nhận đăng ký Nhận kết phân phối Việt Nam giải mã chương trình truyền hình nước khoảng thời gian 20 ngày kể từ ngày nộp đủ hồ sơ hợp lệ Hồ sơ Thành phần hồ sơ Tờ khai đăng ký làm đại diện ... sơ hợp lệ Hồ sơ Thành phần hồ sơ Tờ khai đăng ký làm đại diện phân phối Việt Nam giải mã chương trình truyền hình nước Bản có công chứng giấy phép hoạt động, giấy phép thành lập quan, tổ chức ... phép thành lập quan, tổ chức Số hồ sơ: 01 Tên mẫu đơn, mẫu tờ khai tờ khai đăng ký làm đại diện phân phối Việt Nam giải mã chương trình truyền hình nước Yêu cầu Yêu cầu điều kiện để thực TTHC:...
  • 4
  • 321
  • 0
Cấp giấy chứng nhận đăng ký cung cấp bộ giải mã chương trình truyền hình nước ngoài tại Việt Nam potx

Cấp giấy chứng nhận đăng ký cung cấp bộ giải mã chương trình truyền hình nước ngoài tại Việt Nam potx

Ngày tải lên : 09/07/2014, 18:20
... Quản lý phát thanh, truyền hình thông tin điện tử thẩm định xem xét cấp giấy chứng nhận Các hãng truyền hình nhận phản hồi việc cấp giấy chứng nhận đăng ký cung cấp giải mã chương trình truyền hình ... theo mẫu tiếng Viêt Bản giấy phép hoạt động nước hãng truyền hình mang quốc tịch kèm d ch tiếng Việt công chứng Số hồ sơ: 01 01 Tên mẫu đơn, mẫu tờ khai Văn qui định Tờ khai đăng ký cung cấp ... TTHC yêu cầu trả phí, lệ phí: Không Kết việc thực TTHC: Giấy chứng nhận Các bước Mô tả bước Tên bước Các hãng truyền hình nước hoàn thiện hồ sơ nộp Cục Quản...
  • 3
  • 270
  • 0
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p3 docx

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p3 docx

Ngày tải lên : 08/08/2014, 12:20
... 378h D7 D6 D5 CHÂN SỐ : D4 D3 D2 D1 D0 HÌNH 3.2 b Thanh ghi trang thái: có đòa 379h D7 D6 D5 D4 D3 D2 D1 D0 ERROR SLCT PE ACK BUSY c Thanh ghi điều khiển có đòa chỉ: 37AH D7 D6 D5 D4 D3 D2 D1 D0 ... LHLD ADDR + Mã đối tượng: 0 1 bit thấp bit cao + Ý nghóa: nội dung ô nhớ có đòa liên tiếp ADDR (ADDR+1) lưu trữ vào cặp ghi HL Nội dung ô nhớ có đòa ADDR nạp vào ghi L, nội dung ô nhớ có đòa (ADDR+1) ... tượng: + Ý nghóa: nội dung cặp ghi HL đựoc lưu vào ô nhớ liên tiếp ADDR (ADDR+1) Nội dung ghi L lưu trữ vào ô nhớ có đòa ADDR, nội dufg ghi H lưu trữ vào ô nhớ có đòa (ADDR+1) + Lệnh nầy chiếm...
  • 12
  • 379
  • 1
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p4 pps

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p4 pps

Ngày tải lên : 08/08/2014, 12:20
... nội dung phần đề cập đến `ai điều đáng quan tâm là: ghi điều khiển modem ghi trạng thái modem a Thanh ghi điều khiển modem: D7 D6 D5 D4 LOOP D3 OUT2 D2 UOT1 D1 RTS D0 DTR D0 =1 đưa /DTR =0 D0 ... Khối giải mã hiển thò sử d ng IC 8279: Gồm có led với thứ tự led tới led theo hướng từ phải sang trái hình 4.2 LED8 LED7 LED6 LED5 LED4 LED3 LED2 LED1 Hình 4.2 a Vùng đòa sử d ng IC 8279 A000H-A001H, ... liệu đòa A000H liệu sữ hiển thò led 1, liệu trước led d ch sang trái theo chiều mũi tên hình Riêng byte liệu trước led d ch LED8 LED7 LED6 LED5 LED4 LED3 LED2 LED1 Hình 4.3 Mũi tên nằm ngang chiều...
  • 11
  • 378
  • 0
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p5 ppt

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p5 ppt

Ngày tải lên : 08/08/2014, 12:20
... 15 D1 D0 Vcc /RxC /DTR /RTS /DSR Reset CLK TxD TxEMPTY /CTS Syndet/BR TxRDY (a) /CS /RD /WR C /D D0 D1 D2 D3 D4 D5 D6 D7 CLK RST RxRDY TxRDY TxEMTy Vcc GND TxD /CS chíp chọn vi mạch /RD read – ... máy tính: Giải mã điạ A – A 11 D D CS \ GND D – D7 TxD Rest RxD CLK DTR C /D\ Reset CLK A0 RD \ RD \ DSR\ WR \ O O O O O O O O O WR\ RTS \ INTR Xử lý ngắt (8259A hai mức) Cổng COM máy tính TxD ... OUT MOV LOOP END DX, 0FFF2h AL,00h DX,AL CX 2h D0 DX, AL CX,2h D1 DX, AL CX,2h D2 AL, 40h DX, AL CX, 2h D3 AL, 11001110B DX, AL CX, 2h D4 GVHD: Nguyễn Đình Phú SVTH: Nguyễn Trung D ng Trường...
  • 12
  • 386
  • 0
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p6 pot

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p6 pot

Ngày tải lên : 08/08/2014, 12:20
... cổng B cổng xuất liệu D1 = cổng B cổng nhập liệu - Bit D2 d ng thiếp lập mode điều khiển nhóm B D2 = : nhóm B hoạt động mode D2 = : nhóm B hoạt động mode D7 D6 D5 D4 D3 D2 D1 D0 Nhóm B Cổng C (4 ... GVHD: Nguyễn Đình Phú SVTH: Nguyễn Trung D ng Trường ĐH SPKT Luận văn tốt nghiệp D6 D5 = 00 : nhóm A hoạt động mode D6 D5 = 01 : nhóm A hoạt động mode D6 D5 = 1x : nhóm A hoạt động mode Các bit D0 , ... liệu độc lập với Từ điều khiển: 0 D4 D3 D1 D0 Với D0 , D1 D3 , D4 tùy chọn theo yêu cầu người sử d ng * Nhóm A cấu hình mode Ở mode 1, cổng làm việc có chốt (Strobed I/O), thiết bò giao tiếp muốn...
  • 12
  • 356
  • 0
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p7 ppsx

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p7 ppsx

Ngày tải lên : 08/08/2014, 12:20
... x1: in 01 ;doc tg trang thai ani 10000001b ;giu MSB va LSB cpi 81h jnz x1 ldax d mov l,a out 00h ;doc byte dia chi de truyen call delay mvi a,21h ;goi tu lenh de truyen di out 01 call delay inr ... call delay out 01h call delay out 01h call delay mvi a,40h ;xoa cac ghi noi out 01h call delay mvi a,0ceh ;goi tu dk che out 01h call delay lxi d, 6500h mvi a,03h ;goi tu lenh out 01h call delay ... NHẬN D LIỆU: BEGIN KHỞI PHÁT: GHI TỪ CHẾ ĐỘ GHI LỆNH : DTR, A{RxEN,RTS ĐỌC TRẠNG THÁI: DSR, RxRDy Kiểm tra sẵn sàng :DSR= RxRDY=1 HÌNH 7.2 ĐỌC SỐ LIỆU TỪ THANH GHI ĐỆM SỐ LIỆU END GVHD: Nguyễn...
  • 9
  • 295
  • 0
Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p9 pdf

Giáo trình hình thành quy trình phân tích bộ giải mã lệnh các lệnh số học logic của bộ vi xử lý p9 pdf

Ngày tải lên : 08/08/2014, 12:20
... byte ADDR_L-LSD ;tru di 30 de so hex ;kiem tra so ABCDEF data lai byte ;cat so HEX ADDR_H ;lay byte ADDR_H-MSD ;tru di 30 de so hex ;kiem tra so ABCDEF ;lay byte ADDR_H-LSD ;tru di 30 de so hex ... hinh ;dong file near ;ham dong fide ;dong file endp edelay proc near push ax push bx mov ax,06h edel2: mov bx,0ffffh edel1: dec bx jnz edel1 dec ax jnz edel2 pop bx pop ax ret edelay endp ;++++++++++++++++++++++++++++++++++++++++++++ ... 3nhay den de thoat vi khong phai ;nhay den de thoat vi khong phai ;nhay den de thoat vi khong phai ;nhay den de thoat vi khong phai ax,0 di ax,1111h di ;nap data cho khac khong la ktra_end endp...
  • 10
  • 311
  • 0
Sử dụng MUX thiết kế mạch giải mã BCD sang LED 7 đoạn loại ca tốt chung

Sử dụng MUX thiết kế mạch giải mã BCD sang LED 7 đoạn loại ca tốt chung

Ngày tải lên : 19/12/2014, 13:29
... không d ng a số không d ng dd : Hãy xem ứng d ng mạch giải mã led đoạn: Mạch giải mã giải mã BCD sang led đoạn để hiển thị số đếm thập phân Bây ta thay mạch dao động cảm biến chẳng hạn d ng ... nguyên lý d ng MUX (IC 74LS157) giải mã BCD thành LED đoạn cathode chung (IC 74LS48) Nhóm Lớp ICD1E – IKD1E – SD1E – HD1E Trang 10/13 Bài tập nhóm Môn: Kỹ thuật điện tử số - EG023 KPD1 KPD2 4321 ... I0c I 1d I 0d E Gnd Ya Yb abcdefg Yc Yd V1 5V 74LS48 A3 A2 A1 A0 test RBI g f e d c b a RBO Hình 3.2.3 (D ng phần mềm CircuitMaker 2000 để vẽ thực thi) 3.4 Ứng d ng mạch giải mã BCD thành Led đoạn...
  • 13
  • 17K
  • 146