CHƯƠNG 1: ĐIỀU KHIỂN LOGIC 1.1 KHÁI NIỆM QUÁ TRÌNH ĐIỀU KHIỂN “Điều khiển” trình hệ thống, tác động hay nhiều đại lượng vào thi đại lượng thay đổi theo quy luật định 1.1.1 Hệ thống điều khiển Hệ thống điều khiển bao gồm thiết bị điều khiển đối tượng điều khiển, thể sơ đồ hình 1.1 Tín hiệu nhiễu z Dây chuyền sản xuất xe1 xe2 Thiết bị điều khiển Đối tượng điều khiển xa xe Tín hiệu điều khiển Hình 1.1 Sơ đồ hệ thống điều khiển Đối tượng điều khiển: Thiết bị, máy móc kỹ thuật Thiết bị điều khiển: Các phần tử truyền tín hiệu, phần tử xử lý điều khiển, cấu chấp hành, thể sơ đồ hình 1.2 P/tử truyền tín hiệu Phần tử xử lý điều khiển Cơ cấu chấp hành Hình 1.2 Các phần tử hệ thống điều khiển Trong đó: Phần tử truyền tín hiệu: nhận giá trị đại lượng lý đại lượng vào Ví dụ: cơng tắc, nút bấm, cơng tắc hành trình, cảm biến, … Phần tử xử lý tín hiệu điều khiển: xử lý tín hiệu vào theo quy tắc logic, làm thay đổi trạng thái phần tử điều khiển, điều khiển dòng lượng theo yêu cầu để làm thay đổi trạng thái cấu chấp hành Ví dụ: van đảo chiều, van chắn (van chiều, van logic OR, van logic AND), van tiết lưu, van áp suất, rơle, phần tử khuếch đại, phần tử chuyển đổi tín hiệu, … Cơ cấu chấp hành: thay đổi trạng thái đối tượng điều khiển, đại lượng mạch điều khiển Ví dụ: xilanh, động cơ, biến đổi áp lực.v.v Tín hiệu điều khiển: đại lượng xa thiết bị điều khiển đại lượng vào xe đối tượng điều khiển Tín hiệu nhiễu z: đại lượng tác động từ bên vào hệ thống gây ảnh hưởng xấu đến hệ thống điều khiển 1.1.2 Các loại tín hiệu điều khiển Thơng tin (tín hiệu vào xe tín hiệu xa) mạch điều khiển hoạt động theo quy luật định sẵn thực tín hiệu áp suất, giá trị áp suất gọi thơng số tín hiệu Tín hiêu tương tự (liên tục) tín hiệu rờI rạc thể qua hình 1.3 Tương tự Rời rạc Tín hiệu nhị phân Tín hiệu số Tín hiệu ba Hình 1.3 Phân loại tín hiệu 1.2 CÁC PHẦN TỬ LOGIC Trong điều khiển logic có hai trạng thái, trạng thái “0” trạng thái “1” Ví dụ 1: Nếu a = L = L a Nếu a = L = Ta viết L = a Trong đó: a nút ấn thường mở; L đèn tín hiệu Ví dụ 2: Nếu b = L = Nếu b = L = L b − Ta viết L = b − Trong đó: b nút ấn thường đóng; L = b phủ định b Ví dụ 3: Một phần tử sơ đồ mạch điều khiển logic khí nén thể hình 1.3 1 A R P A0 P R B A P R A0 B A0 S P P R R a A B A Y Z P S P R R Khi 1.1 (0) ⇒ 1.2 lùi Khi 1.1 (1) ⇒ 1.2 duỗi thẳng 1.2 S1 S2 1.1 S P R b B X P R Hình 1.4 Sơ đồ logic khí nén 1.2 S1 S2 1.1 A+ A- S P R Hình 1.5 Sơ đồ logic điện khí nén Khi 1.1 (0) (có tín hiệu A-) ⇒ 1.2 lùi Khi 1.1 (1) (có tín hiệu A+) ⇒ 1.2 duỗi thẳng Các phần tử logic ký hiệu bảng sau (tiêu chuẩn EU USA): Ký hiệu Số TT Tên gọi Theo tc EU Theo tc USA & Theo tc EU Theo tc USA & Theo tc EU Theo tc USA ≥1 Theo tc EU Theo tc USA ≥1 Theo tc EU Theo tc USA =1 Theo tc EU Theo tc USA NOT AND NAND OR NOR XOR (EXC-OR) 1.2.1 Phần tử logic NOT (Phủ định) Ta có phương trình logic L = a Phần tử NOT biểu diễn: ấn nút a, rơle c điện ⇒ bóng đèn L tắt; ngược lại nhả nút a, rơle c có điện ⇒ bóng đèn L sáng a c a c L L Bảng chân lý a L 1 tín hiệu vào tín hiệu Sơ đồ tín hiệu Ký hiệu a L a Theo tc EU L Theo tc USA 1.2.2 Phần tử AND (Và) Phương trình logic L = a.b Phần tử AND (và) biểi diễn: ấn nút a đồng thời ấn nút b, rơle c có điện ⇒ bóng đèn L sáng a b c a tín hiệu vào L c tín hiệu vào b L Bảng chấn lý a b 0 1 1 tín hiệu Sơ đồ tín hiệu Ký hiệu L 0 a L b & Theo tc EU a L b Theo tc USA 1.2.3 Phần tử logic NAND (Và - Không) Phương trình logic L = a.b = a + b Phần tử logic NAND biểu diễn: ấn nút a đồng thời ấn nút b, rơle c điện ⇒ bóng đèn L tắt c a b L c a b a 0 1 tín hiệu vào L Bảng chân lý b L 1 1 tín hiệu vào tín hiệu Sơ đồ tín hiệu Ký hiệu a b a b L & Theo tc EU L Theo tc USA 1.2.4 Phần tử logic OR (Hoặc) Phương trình logic L = a + b Phần tử biểu diễn: ấn nút a b, rơle c có điện ⇒ bóng đèn L sáng a c a L b b c L a 0 1 Bảng chân lý b L 0 1 1 1 tín hiệu vào tín hiệu vào tín hiệu Sơ đồ tín hiệu Ký hiệu a b ≥1 L Theo tc EU 1.2.5 Phần tử logic NOR (Hoặc - Khơng) Phương trình logic L = a + b = a.b a b L Theo tc USA Phần tử logic NOR biểu diễn: nút ấn a b thực hiện, đèn L tắt Đèn L sang khơng có tín hiệu thực a b c a c L b L a 0 1 Bảng chân lý b L 1 0 1 tín hiệu vào tín hiệu vào tín hiệu Sơ đồ tín hiệu Ký hiệu a b ≥1 L Theo tc EU a L b Theo tc USA 1.2.6 Phần tử logic XOR (EXC - OR) Phương trình logic L = a.b + a.b Phần tử logic XOR biểu diễn: ấn nút a b, rơle c1 c2 có điện ⇒ đèn L sáng; ấn nút đồng thời ⇒ đèn L tắt a c1 a c2 c1 c b L c2 c a 0 1 Bảng chân lý b L 0 1 1 L 1 a L b =1 Theo tc EU Phương trình logic: L1 = a + b; L = a + b = a.b tín hiệu vào Ký hiệu 1.2.7 Phần tử logic OR/NOR tín hiệu vào tín hiệu Sơ đồ tín hiệu a L b Theo tc USA Phần tử OR/NOR có hai tín hiệu L1, L2 biểu diễn: chưa ấn nút a b, rơle c chưa có điện ⇒ bóng đèn L1 tắt, L2 sáng; ấn nút a b, rơle c có điện ⇒ bóng đèn L1 sáng, L2 tắt a a tín hiệu vào c b L1 c tín hiệu vào b L2 c tín hiệu L1 L2 a 0 1 Bảng chân lý b L1 0 1 1 1 tín hiệu Sơ đồ tín hiệu Ký hiệu L2 0 L1 a b ≥1 L2 Theo tc EU 1.2.8 Phần tử logic AND - NAND Phương trình logic: L1 = a.b; L = a.b = a + b Phần tử logic AND - NAND có hai tín hiệu L1, L2 biểu diễn: chưa tác động nút ấn a b ⇒ L1 tắt, L2 sáng; ấn a đồng thời ấn b, rơle c có điện ⇒ S1 sáng, L2 tắt a tín hiệu vào c a b tín hiệu vào b L1 c Bảng chân lý a b L1 0 0 1 0 1 1 tín hiệu L2 c L1 L2 tín hiệu Sơ đồ tín hiệu Ký hiệu L2 1 L1 a L2 b & Theo tc EU 1.3 LÝ THUYẾT ĐẠI SỐ BOOLE Trong kỹ thuật điều khiển, giá trị tín hiệu vào tín hiệu viết dạng biến số đại số Boole 1.3.1 Các quy tắc đại số Boole (ta quy ước để thuận tiện việc tính tốn: lý thuyết đại số Boole phần tử logic AND "." "∧" ; phần tử logic OR "+" "∨" ) Phép toán liên kết AND (và): L = a.b.c (hoặc viết L = a ∧ b ∧ c ) 1.1.1 = (1 ∧ ∧ = 1) 1.0.0 = (1 ∧ ∧ = ) 1.1.0 = (1 ∧ ∧ = ) Cụ thể: 1.0.1 = (1 ∧ ∧ = ) 0.1.1 = (0 ∧ ∧ = 0) 0.0.0 = (0 ∧ ∧ = 0) Phép toán liên kết OR (hoặc): L = a +b +c (hoặc viết L = a ∨ b ∨ c ) + + = (1 ∨ ∨ = 1) + + = (1 ∨ ∨ = 1) + + = (1 ∨ ∨ = 1) Cụ thể: + + = (0 ∨ ∨ = 1) + + = (1 ∨ ∨ = 1) + + = (0 ∨ ∨ = 0) Phép toán liên kết NOT (phủ định): S = a =1 Cụ thể: 1= a Quy tắc hoán vị: Các toán tử a b hốn vị cho L1 = a.b = b.a (S = a ∧ b = b ∧ a ) L = a + b = b + a (S = a ∨ b = b ∨ a ) Ta biểu diễn bảng dưới: a.b = b.a a+b=b+a Sơ đồ mạch điện Sơ đồ logic a b a b & L Sơ đồ mạch điện a b L b Theo tc EU Theo tc USA b b a a & L b a a Sơ đồ logic a b Theo tc EU Theo tc USA a b L Theo tc EU Theo tc USA b b a L ≥1 L a ≥1 L b a L Theo tc EU Theo tc USA b Quy tắc kết hợp: L1 = a.b.c = (a.b ).c = a.(b.c ) { L = a ∧ b ∧ c = (a ∧ b ) ∧ c = a ∧ (b ∧ c ) } L = a + b + c = (a + b ) + c = a + (b + c ) { L = a ∨ b ∨ c = (a ∨ b ) ∨ c = a ∨ (b ∨ c ) } Ta biểu diễn bảng dưới: (a.b).c = a.(b.c) (a + b) + c = a + (b + c) Sơ đồ mạch điện Sơ đồ logic Sơ đồ mạch điện a a a a b b b c b c b c L & & b a b L & a c a c ≥1 a c & c Sơ đồ logic b ≥1 L ≥1 c L ≥1 c Quy tắc phân phối: Phép toán liên kết AND, OR NOT kết hợp với L1 = (a.b) + (c.d) = (a + c).(a + d).(b + c).(b + d) L2 = (a + b).(c + d) = (a.c) + (a.d) + (b.c) + (b.d) L3 = a.(b + c) = (a.b) + (a.c) L4 = a + (b.c) = (a + b).(a + c) Ta biểu diễn sơ đồ mạch điện sơ đồ logic sau (chỉ biểu diễn S3, S4): L3 = a.(b + c) = (a.b) + (a.c) L3 = a.(b + c) Sơ đồ mạch điện a b Sơ đồ logic a b c & ≥1 c a 0 0 1 1 b 0 1 0 1 c 1 1 10 b.c 1 1 1 L3 0 0 1 L3 L4 = a + (b.c) a a b b c ≥1 L4 & c a 0 0 1 1 b 0 1 0 1 c 1 1 b.c 0 0 L4 0 1 1 d Quy tắc nghịch đảo (quy tắc Morgan) Phép toán liên kết AND chuyển đổi thành phép toán liên kết OR phép toán phủ định NOT phép toán liên kết OR chuyển đổi thành phép toán liên kết AND phép toán phủ định NOT: a.b = a + b; a.b.c = a + b + c a b 0 1 1 a 1 0 b a.b 0 0 a b a.b 1 & a b 12 a+b 1 ≥1 1 a + b = a.b; a + b + c = a.b.c a b 0 1 1 a 1 0 b 1 a+b 1 e Quy tắc hấp thụ a + (a.b) = a a+b a b ≥1 0 a b 1 a 0 1 b 1 a.b a+(a.b) 0 0 1 a 0 1 b 1 a+b 1 a a b b 0 1 1 a.b 1 a a a.b & 0 b a.(a + b) = a a a b a.(a+b) 0 1 f Quy tắc bù ( ) a + a.b = a + b a a c 13 a + a.b 0 1 a+b 1 ( ) a a + b = a.b ( a a b a+b a a + b b 0 1 1 1 a ) 0 a b a.b 0 g Quy tắc đơn giản liên kết 0.a = 0 1.a = a a a.a = a a a a 0+a = 1+a = a+a = a a a a a a a = a a a + a =1 a a 1.3.2 Ví dụ minh hoạ đại số Boole Ví dụ 1: Từ phương trình logic sau ( ) ( L = a.b.c.d + a.b.c.d ) Hãy thiết kế sơ đồ mạch logic, cho số phần tử logic sử dụng số phần tử logic đơn giản với số cổng vào tốt Từ phương trình logic S, ta thiết kế sơ đồ mạch logic sau: a b c 1 d 1 & ≥1 & Hình1.6 Sơ đồ logic Sơ đồ logic bao gồm: phần tử NOT: a , b, c, d phần tử AND với cổng vào phần tử OR với cổng vào ⇒ ta có phần tử Theo quy tắc Morgan, ta biến đổi sau: a.b.c.d = a + b + c + d ( Và a.b.c.d = a.b c + d ) 14 L ( ) ( [ ]) Ta có: L = a + b + c + d + a.b c + d a b c d ≥1 ≥1 & ≥1 Hình1.7 Sơ đồ logic Sơ đồ mạch logic sau biến đổi gồm phần tử: phần tử NOT phần tử NOR với cổng vào phần tử OR với cổng vào phân tử NOR với cổng vào phần tử AND với cổng vào ⇒ Như sau biến đổi số phần tử Ví dụ 2: Hãy đơn giản mạch điều khiển có phương trình logic sau đây: ( ) ( ) L = a.b + a.b Từ phương trình trên, ta có sơ đồ logic bảng chân lý sau: a b a 0 1 & L ≥1 b 1 & Hình1.8 Sơ đồ logic bảng chân lý Theo quy tắc phân phối, ta biến đổi sau: ( ) ( ) ( ) ( )( L = a.b + a.b = a + a (a + b ) b + a b + b Theo quy tắc đơn giản liên kết, ta có: (a + a ) = (b + b) = Như phương trình viết lại sau: ( L = (a + b ) b + a ) 15 ) L 1 L (b + a ) = b.a Theo quy tắc Morgan: ( ) ⇒ Phương trình logic đơn giản: L = (a + b ) b.a Ta có sơ đồ mạch logic đơn giản với phần tử: a b & & L ≥1 a 0 1 b 1 L 1 Hình1.9 Sơ đồ logic bảng chân lý 1.4 BIỂU ĐỒ KARNAUGH Để đơn giản mạch logic hay mạch cơng tác quy tắc đại số Boole phức tạp Vào năm 1953 nhà toán học Karnaugh (người Anh) phát triển phương pháp giải biểu diễn đồ thị, gọi biểu đồ Karnaugh Nhờ phương pháp biểu đồ Karnaugh mà ta sử dụng quy tắc để đơn giản phương trình logic phức tạp với nhiều biến Biểu đồ Karnaugh bao gồm nhiều khối biểu diễn tất khả dạng phép hội tụ toàn phần Dạng phép hội tụ toàn phần phép toán liên kết AND, bao gồm tất biến phủ định biến 1.4.1 Biểu đồ Karnaugh với biến b b a 00 a b a b a a 0 1 01 10 11 a b a.b b 1 L 1 Các khối dòng thứ (1 2) gồm phủ định biến a, khối dòng thứ (3 4) biến a Tương tự khối cột thứ (1 3) bao gồm phủ định biến b, khối cột thứ (2 4) bao gồm biến b Ví dụ: Có phương trình logic với biến sau: ( ) L = (a.b ) + a.b 16 Điều kiện để phương trình có tín hiệu “1” cổng L khối Với biến ta có 22 = dạng phép hội toàn phần Khối gạch chéo Trong biểu đồ Karnaugh dạng phép hội tồn phần có phương trình nằm kế cận (cột 2) Hai dạng phép hội toàn phần kế cận có tính chất hai biến có giá trị thay đổi, biến thứ khơng thay đổi Như trên, biến có giá trị thay đổi b ⇒ ta biến đổi phương trình sau: ( ) b a + a = L a + a =1 b.1 = S ⇒ b = L Ta thấy thoả mãn phương trình logic trên, cần tín hiệu b Trong biểu đồ Karnaugh có dạng phép hội toàn phần nằm kế cận nhau, lúc ta đơn giản (Nằm kế cận có nghĩa dòng cột) 1.4.2 Biểu đồ Karnaugh với biến Với biến ta có 23 = dạng phép hội toàn phần nằm vùng (được ký hiệu vùng đến vùng 8) biểu diễn biểu đồ Karnaugh sau: c c 000 001 a b.c a a b c a a b.c 110 b 111 a.b c a.b.c a b 011 010 a b c a b 100 101 a b c a b c Dòng thứ gồm: a , b, c, c Dòng thứ gồm: a , b, c, c Dòng thứ gồm: a , b, c, c Dòng thứ gồm: a , b, c, c Cột thứ gồm: a a , b b, c 17 b Cột thứ gồm: a a , b b, c Ví dụ: ta có phương trình logic với biến sau: ( ) ( ) ( ) L = a.b.c + a.b.c + a.b.c + (a.b.c ) Theo biểu đồ Karnaugh, ta có phương trình logic với khối gạch chéo tương ứng Phương trình logic gồn có: phần tử NOT phần tử AND với cổng phần tử OR với cổng vào Sơ đồ mạch logic bảng chân lý phương trình là: a b c 1 & & L ≥1 & & a 0 0 1 1 b 0 1 0 1 c 1 1 Hình1.10 Sơ đồ mạch logic bảng chân lý Ta sử dụng biểu đồ Karnaugh để đơn giản sơ đồ mạch logic trên: Trong biểu đồ có miền lân cận, là: ( ) ( Miền thứ gồm khối a.b.c a.b.c ( Miền thứ gồm khối (a.b.c ) a.b.c ) ) ∗ Miền thứ 1: khối ta có: ( ) ( ) L = (b.c )(a + a ) (a + a ) = ⇒ L = b.c L = a.b.c + a.b.c Hay với ∗ Miền thứ 2: khối ta có: ( L = (a.b.c ) + a.b.c Hay ( L = (a.c ) b + b ) ) với b + b = ⇒ L = a.c Vậy phương trình logic đơn giản biểu đồ Karnaugh là: 18 L 0 0 1 ( ) L = b.c + (a.c ) Và sơ đồ logic lúc là: a b c a 0 0 1 1 & L ≥1 & b 0 1 0 1 c 1 1 L 0 0 1 Hình 1.11 Sơ đồ logic bảng chân lý Sơ đồ lại phần tử (đơn giản nhiều so với sơ đồ ban đầu) 1.4.3 Biểu đồ Karnaugh với biến Với biến ta có 24 = 16 dạng phép hội toàn phần nằm 16 khối Thiết lập biểu đồ Karnaugh với biến tương tự biểu đồ biến, nhiên số khối tăng gấp đôi Biểu đồ Karnaugh lập sau: c c a 0000 0100 a 1100 1000 d 0111 1101 0110 11 10 1111 1001 1110 1010 d 19 b 16 1011 d b 12 15 14 b 0010 0101 13 a 0011 c 0001 a c d b Ví dụ 1: đơn giản phương trình logic sau biểu đồ Karnaugh: ( ) ( ) ( ) ( ) ( ) ( L = a.b.c.d + a.b.c.d + a.b.c.d + a.b.c.d + a.b.c.d + (a.b.c.d ) + a.b.c.d ) Sơ đồ mạch logic phương trình logic là: a b c d 1 & & & & ≥1 L & & & Hình 1.12 Sơ đồ logic Sơ đồ gồm: phần tử AND với cổng vào phần tử NOT phần tử OR với cổng vào ⇒ 12 phần tử Bây ta đơn giản mạch logic biểu đồ Karnaugh Theo phương trình logic trên, ta đánh dấu khối tương ứng chia thành miền (có miền chia) Miền thứ gồm: khối 5, 6, Miền thứ gồm: khối 6, 7, 10 11 Miền thứ gồm: khối 11 15 ∗ Miền thứ 1: khối 5, 6, (a.b.c.d )+ (a.b.c.d )+ (a.b.c.d )+ (a.b.c.d ) Ta chia miền thứ thành miền nhỏ: A + B Trong đó: +/ Miền nhỏ A gồm khối 6, ta có: ( ) ( ) ( )( ) A = a.b.c.d + a.b.c.d = a.b.c d + d mà d + d = Vậy sau đơn giản miền nhỏ A, ta được: 20 ( A = a.b.c ) +/ Miền nhỏ B gồm khối 8, ta có: ( ) ( ) ( )( ) B = a.b.c.d + a.b.c.d = a.b.c d + d mà d + d = Vậy sau đơn giản miền nhỏ B, ta được: ( B = a.b.c ) ( ) ( Như miền thứ viết lại là: A + B = a.b.c + a.b.c ) Theo quy tắc phân bố, ta viết lại sau: (a.b.c)+ (a.b.c) = (a.b)(c + c) mà c + c = ⇒ Miền thứ viết đơn giản thành: (a.b ) ∗ Miền 2: khối 6, 7, 10 11 (a.b.c.d )+ (a.b.c.d ) + (a.b.c.d ) + (a.b.c.d ) Tương tự ta chia miền thành miền nhỏ: C + D Trong đó: +/ Miền nhỏ C gồm khối 7, ta có: ( ) ( ⇒ C = (a.b.d ) ) ( )( ) C = a.b.c.d + a.b.c.d = a.b.d c + c mà c + c = +/ Miền nhỏ D gồm khối 10 11, ta có ( ) ( D = a.b.c.d + (a.b.c.d ) = (a.b.d ) c + c ⇒ D = (a.b.d ) ) ( ) ( Như miền thứ viết lại là: C + D = a.b.d + (a.b.d ) = (b.d ) a + a ) ⇒ Miền thứ đơn giản thành: (b.d) ∗ Miền thứ 3: gồm khối 11 15, ta có: (a.b.c.d ) + (a.b.c.d ) = (a.c.d ).(b + b ) Như miền sau đơn giản là: (a.c.d) Vậy phương trình logic sau đơn giản biểu đồ Karnaugh viết lại là: ( ) L = a.b + (b.d ) + (a.c.d ) Ta có sơ đồ mạch logic sau đơn giản biểu đồ Karnaugh là: a b c d & & ≥1 & 21 L Sơ đồ phần tử (nhờ biểu đồ Karnaugh giảm phần tử) Ví dụ 2: đơn giản phương trình logic biểu đồ Karnaugh: ( ) ( ) ( ) ( ) ( ) ( ) ( L = a.b.c.d + a.b.c.d + a.b.c.d + a.b.c.d + (a.b.c.d ) + a.b.c.d + a.b.c.d + a.b.c.d Ta có sơ đồ mạch logic sau: a b c d 1 & & & & ≥1 & L & & & Hình 1.13 Sơ đồ logic Sơ đồ mạch logic gồm: phần tử NOT phần tử AND với cổng vào phần tử OR với cổng vào ⇒ 13 phần tử Ta có biểu đồ Karnaugh phương trình là: c c c c a 0000 0001 0100 0101 a 16 a 1100 0011 a 10 1000 d 0110 1111 1001 d 11 14 13 b 12 1110 15 b 16 1011 1010 d 22 b 0010 0111 1101 d b 13 ) Khi biểu đồ Karnaugh cuộn lại thành dạng hình trụ thẳng đứng, khối 13 khối 16 khối nằm lân cận Theo biểu đồ ta có miền lân cận, là: Miền thứ 1: khối Miền thứ 2: khối Miền thứ 3: khối 11 12 Miền thứ 4: khối 13 16 ∗ Miền thứ 1: khối 2, ta có: (a.b.c.d ) + (a.b.c.d ) = (a.b.c)(d + d ) = (a.b.c) Sau đơn giản miền 1, ta có: (a.b.c ) ∗ Miền thứ 2: khối (a.b.c.d ) + (a.b.c.d ) = (a.b.d )(c + c) = (a.b.d ) Sau đơn giản miền 2, ta có: (a.b.d ) ∗ Miền thứ 3: khối 11 12 (a.b.c.d ) + (a.b.c.d ) = (a.b.c ).(d + d ) = (a.b.c ) Sau đơn giản miền 3, ta có: (a.b.c) ∗ Miền thứ 4: khối 12 16 (a.b.c.d ) + (a.b.c.d ) = (a.b.d )(c + c) = (a.b.d ) Sau đơn giản miền 4, ta có: (a.b.d ) Vậy phương trình logic sau đơn giản biểu đồ Karnaugh là: ( ) ( ) ( L = a.b.c + a.b.d + (a.b.c ) + a.b.d ) Sơ đồ mạch logic phương trình sau đơn giản là: a b c d 1 & & ≥1 L & & Hình 1.14 Sơ đồ logic Sau đơn giản lại phần tử, ta tiếp tục đơn giản quy tắc Morgan: 23 ( ) ( ) ( ) (a.b.c) = (a + b + c) Ta có: (a.b.d ) = a.(b + d ) ⇒ L = (a + b + c ) + (a.b.d ) + (a.b.c ) + [a.(b + d )] L = a.b.c + a.b.d + (a.b.c ) + a.b.d (đây kết cuối cùng) Sơ đồ mạch logic là: a b c d ≥1 & ≥1 L & ≥1 & Hình 1.15 Sơ đồ logic Sơ đồ cịn lại phần tử: phần tử NOT phần tử AND phần tử NOR phần tử OR với cổng vào Ví dụ 3: trang 151 (điều khiển khí nén Nguyễn Ngọc Phương) 1.5 PHẦN TỬ NHỚ Các phần tử trình bày có đặc điểm tín hiệu mơmen thời gian phụ thuộc vào tín hiệu vào, điều có nghĩa tín hiệu vào mất, tín hiệu Trong thực tế tín hiệu thường dạng xung, tín hiệu tác động vào dạng xung, tín hiệu thường tín hiệu trì Như cần phải có phần tử trì tín hiệu Ví dụ: kỹ thuật điện, ta gọi tự trì 24V 0V b K a K K SOL Khi ấn nút b, dòng điện qua rơle K làm tiếp điểm K đóng lại ⇒ có dịng điện qua cuộn dây Như dòng điện mạch trì, nút ấn b nhả 24 Dịng điện trì lúc ấn nút a Thời gian tự trì dịng điện mạch, khả nhớ mạch điện Trong kỹ thuật điều khiển gọi phần tử nhớ Flipflop Phần tử Flipflop có cổng vào, cổng thứ ký hiệu S (SET) cổng thứ ký hiệu R (RESET), phần tử Flipflop gọi cách khác phần tử RSFlipflop 1.5.1 Phần tử RS - Flipflop a Phần tử RS - Flipflop có RESET trội hơn: b a K a S ≥1 b R K & L Hình 1.16 Phần tử nhớ (mạch điện tự trì phần tử RS – Flipflop có RESET trội hơn) Nếu cổng SET (b) có giá trị “1”, tín hiệu L có giá trị “1” nhớ (mặc dù sau tín hiệu cổng SET đi) cổng RESET (a) có giá trị “1”, phần tử Flipflop quay trở vị trí ban đầu Khi cổng SET cổng RESET có giá trị “1”, L có giá trị “0” Ta có bảng giá trị phần tử RS - Flipflop sau: a b tín hiệu vào a 0 1 tín hiệu vào tín hiệu b Phần tử RS - Flipflop có SET trội hơn: L K b K b L Không thay đổi 1 0 a R a b S & ≥1 L Hình Phần tử nhớ (mạch điện tự trì phần tử RS – Flipflop có SET trội hơn) Nếu cổng SET (b) có giá trị “1”, tín hiệu L có giá trị “1” nhớ (mặc dù sau tín hiệu cổng SET đi) cổng RESET (a) có giá trị “1”, phần tử Flipflop quay trở vị trí ban đầu Khi cổng SET cổng RESET có giá trị “1”, L có giá trị “1” 25 Ta có bảng giá trị phần tử RS - Flipflop sau: a b L 1 tín hiệu vào a 0 1 tín hiệu vào tín hiệu b L Không thay đổi 1 0 1 Phần tử RS - Flipflop với phần tử NOR có cổng Q Q , biểu diễn sau: Q S ≥1 R ≥1 Q Hình1.17 Phần tử RS – Flipflop với cổng Q Q 26