mạch logic tổ hợp I. Đặc điểm cơ bản của mạch tổ hợp Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm tr-ớc đó. Trong mạch tổ hợp, trạng thái mạch điện tr-ớc thời điểm xét tr-ớc khi có tín hiệu đầu vào không ảnh h-ởng đến tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là đ-ợc cấu trúc từ các cổng logic. II. Ph-ơng pháp biểu diễn và phân tích chức năng logic 1. Ph-ơng pháp biểu diễn chức năng logic Các ph-ơng pháp th-ờng dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời gian dạng sóng. Đối với vi mạch cỡ nhỏ (SSI) th-ờng biểu diễn bằng hàm logic. Đối với cỡ vừa, th-ờng biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức liệt kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng chức năng thì ta có bảng chân lý t-ơng ứng. Nh- hình II.II.1 cho thấy, th-ờng có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu ra. Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết d-ới dạng: Z 1 = f 1 (x 1 , x 2 , , x n ) Z 2 = f 2 (x 1 , x 2 , , x n ) Z m = f m (x 1 , x 2 , , x n ) Cũng có thể viết d-ới dạng đại l-ợng vectơ nh- sau: Z= F(X) 2. Ph-ơng pháp phân tích chức năng logic Z 1 Z 2 . . Z m Mạch tổ hợp X 1 X 2 . . X n Hình II.II.1 - Sơ đồ khối mạch tổ hợp Các b-ớc phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm logic hoặc bảng chân lý. + Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ng-ợc lại), viết ra biểu thức hàm logic của tín hiệu đầu ra. + Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng ph-ơng pháp đại số hay ph-ơng pháp hình vẽ. + Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các giá trị hàm logic tín hiệu đầu ra t-ơng ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào. III. Ph-ơng pháp thiết kế logic mạch tổ hợp Ph-ơng pháp thiết kế logic là các b-ớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu và nhiệm logic đã cho. Vấn đề logic thực Bảng chân lý Bảng Karnaugh Tối thiểu hoá Biểu thức tối thiểu Sơ đồ logic Biểu thức logic Tối thiểu hoá Hình II.III.1 Các b-ớc thiết kế mạch logic tổ hợp Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm bốn b-ớc chính: 1. Phân tích yêu cầu: Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là bài toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm số đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì phải tìm hiểu xem xét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nh-ng quan trọng trong vấn đề thiết kế. 2. Vẽ bảng chân lý: Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ t-ơng ứng nhau giữa trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê yêu cầu chức năng logic. gọi tắt là bảng chức năng. Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0 và 1 biểu diễn các trạng thái t-ơng ứng của đầu vào và đầu ra. Kết quả, ta có bảng giá trị thức logic, gọi tắt là bảng chân lý. Đó chính là hình thức đại số của yêu cầu thiết kế. Cấn l-u ý rằng từ một bảng chức năng có thể đ-ợc bảng sự thật khác nhau nếu thay giá trị logic khác nhau (tức là quan hệ logic giữa đầu ra với đầu vào cũng phụ thuộc việc thay giá trị). 3. Tiến hành tối thiểu hoá: Nếu biến số ít (d-ới 6 biến), thì th-ờn dùng ph-ơng pháp bảng Karnaugh. Còn nếu biến số t-ơng đối nhiều thì dùng ph-ơng pháp đại số. Ph-ơng pháp Karnaugh: Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đ-ợc biểu diễn bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của ph-ơng pháp Karnaugh dựa trên tính chất nuốt của hàm số logic, nghĩa là: A. B + A. B = A( B + B ) = A. 1 = A . mạch logic tổ hợp I. Đặc điểm cơ bản của mạch tổ hợp Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở. năng logic Z 1 Z 2 . . Z m Mạch tổ hợp X 1 X 2 . . X n Hình II.II.1 - Sơ đồ khối mạch tổ hợp Các b-ớc phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để