Chương 2: Cấu trúc bên trong 8085 8085ù bao gồm đơn vò logic và số học ALU (Arithmetic and Logic Unit), đơn vò đònh thời và điều khiển (Timing and Control Unit) , bộ giải mã và thanh ghi lệnh (Instruction Register and Decoder), dãy thanh ghi ( Register Array), điều khiển ngắt (Interrupt Control) và điều khiển I/O nối tiếp (Serial I/O Control) (xem hình 4). Accumulater Address Buffer (8) AD15 - AD8 Address Bus Array Register Data Address Buffer (8) AD7 - AD0 Address Data Bus X1 X2 Power Supply +5V GND Timing and Control Interrupt Control 8 Bit Internal Data Bus (8) (8) (8) Temp. Reg. Instruction Register Instruction Decoder and Machine Cycle Encoding Flag Flip Flops Arithmatic Logic Unit (8) (ALU) CLK GEN CLK OUT READY RD WR Control Status DMA Reset ALE S0 S1 IO/M HOLD HLDA RESET IN RESET OUT INTR RST 5.5 RST 7.5 RST 6.5 TRAP INTA Stack Pointer Program Counter Incrementer / Decrementer Address Lactch Multiplexer (8) (8) (8) (8) (8) (8) (8) (8) (16) (16) (16) Reg. Reg. Reg. Reg. Reg. Reg. Re g. Sel ect W Z B C D E H L Temp. Reg. Temp. Reg. Serial I/O Control SID SOD Hình 4: Sơ đồ khối chức năng của 8085 I.1.1.Cấu trúc phần mềm: Tập lệnh của 8085 Một lệnh (Instruction) là một mẫu nhò phân (binary pattern) được thiết kế bên trong vi xử lý để thực hiện một chức năng cụ thể (Instruction set), xác đònh các chức năng mà vi xử lý có thể thực hiện. Tập lệnh của 8085 có 74 lệnh (hơn 8080 hai lệnh), các lệnh này có thể được phân thành 5 nhóm chức năng :  Các hoạt động (sao chép) truyền dữ liệu  Các hoạt động toán học  Các hoạt động logic  Các hoạt động rẽ nhánh  Và, các hoạt động điều khiển Tập lệnh vi xử lý 8085 được phân thành 3 nhóm tuỳ theo kích cỡ từ : 1. Các lệnh một từ hoặc 1 byte 2. Các lệnh hai từ hoặc 2 byte 3. Các lệnh ba từ hoặc 3 byte Lệnh một byte chứa mã hoạt động (Opcode) và toán tử (Operand) trong cùng một byte. Trong lệnh hai byte, byte thứ nhất nêu lên mã hoạt động và theo sau là toán tử. Đối với lệnh ba byte, byte đầu tiên cho biết mã hoạt động, 2 byte theo sau là dữ liệu (nội dung hoặc đòa chỉ) 16 bit. I.2. IC NGOẠI VI 8255: I.2.1.Cấu trúc: I.2.1.1. Phần cứng: 8255 là một thiết bò I/O giao tiếp song song, nó có thể được lập trình để truyền dữ liệu dưới các điều kiện khác nhau, từ I/O đơn giản đến I/O có ngắt. Nó khá linh hoạt, đa năng và tinh tế (khi có nhiều cổng I/O được đòi hỏi), nhưng cũng phức tạp. Nó là một thiết bò I/O phổ dụng có thể được sử dụng với hầu hết bất kỳ bộ vi xử lý nào. 8255 có 40 chân dạng DIP như hình 5. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 A1 A0 PB7 PB6 PB5 PB4 D0 D1 D2 D3 D4 D5 D6 D7 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PA4 PA5 PA6 PA7 PA3 PA2 PA1 PA0 WR CS RESET GND Vcc 8255 Group A Port C Upper (4) Group A Port C Lower (4) Group B Port B (8) Group A Port A (8) Group A Control Group A Control Data Bus Buffer Read Write Control Logic I/O PA7-PA0 I/O PA7-PA0 I/O PA7-PA0 I/O PA7-PA0 Bidirectional Data Bus D7-D0 RD WR A1 A0 RD Hình 5 : sơ đồ chân và Sơ đồ khối của 8255 Bảng 2: Bảng liệt kê chức năng các chân IC 8255 Tên các chân Chức năng D7 – D0 Data bus (Bi – Direction) RESET Rest Input CS\ Chip Select RD\ Read Input WR\ Write Input A0, A1 Port Address PA7 – PA0 Port A PB7 – PB0 Port B PC7 – BC0 Port C Sơ đồ khối trên hình 5. trình bày hai cổng 8 bit (A và B) và hai cổng 4 bit (C U và C L ) bộ điện tuyến dữ liệu, và logic điều khiển. Hình 5.9 (b) trình bày một sơ đồ đơn giản hóa nhưng mở rộng của cấu trúc bên trong, chứa một thanh ghi điểu khiển. Sơ đồ khối này chứa tất cả các phần tử của một thiết bò lập trình; cổng C thực hiện chức năng tương tự chức năng của thanh ghi trạng thái, ngoài ra còn cung cấp các tín hiệu bắt tay. I.2.1.2. Phần mềm: Từ điều khiển Hình 6 trình bày một thanh ghi được gọi là thanh ghi điều khiển (control register). Nội dung của thanh ghi này, gọi là từ điều khiển (control word), nêu rõ một chức năng I/O cho mỗi cổng. Thanh ghi có thể được xâm nhập để ghi từ điều khiển. Khi A 0 và A 1 ở mức logic 1, như đã đề cập ở trên. Thanh ghi này không thể bò xâm nhập đối với hoạt động Đọc. Bit D 7 của thanh ghi điều khiển nêu rõ hoặc chức năng I/O hoặc chức năng Đặt/Đặt lại bit như phân loại trong Hình 5.8 (b). Nếu D 7 = 1các bit D 6  D 5 quyết đònh các chức năng I/O ở các mốt khác nhau. Nếu bit D 7 = 0, cổng C hoạt động ở mốt Đặt/Đặt lại bit ( BSR). Từ điều khiển BSR không ảnh hưởng đến các chức năng của các cổng A và B. Hình 6: Cấu trúc từ điều khiển của IC ngoại vi 8255. Căn cứ vào từ điều khiển của 8255, có thể klhởi tạo 8255 ở các mode 0 hoặc mode 1 hoặc mode 2, và có thể xác đònh hướng vào ra dữ liệu cho mỗi port. PORT C (LOWER) 1=INPUT 0=OUTPUT D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 PORT B 1=INPUT 0=OUTPUT MODE SELECTION 0=MODE 0 1=MODE 1 PORT C (UPPER) 1=INPUT 0=OUTPUT PORT A 1=INPUT 0=OUTPUT MODE SELECTION 00=MODE 0 01=MODE 1 1X=MODE 2 GROUP B GROUP A MODE SET FLAG 1=ACTIVE Để trao đổi thông tin với các ngoại vi (ở đây là các mô - đun vào ra) thông qua 8255, ba bước sau đây là cần thiết : ( 1) Xác đònh được đòa chỉ các cổng A, B và C và của thanh ghi điều khiển theo logic chọn chip ( CS) và các đường đòa chỉ A 0 , A 1 . ( 2) Ghi từ điều khiển vào thanh ghi điều khiển. ( 3) Ghi các lệnh I/O để thông tin với các ngoại vi thông qua cổng A,B và C. Hệ thống Kit đã được đặt cho 8255 làm việc với các ngõ vào / ra ở mốt 0 như sau : 1. Các ngõ ra được chốt 2. Các ngõ vào không được chốt 3. Các cổng không có khả năng bắt tay và ngắt. Ví dụ: Để A, C là cổng nhập (8 bít), B là cổng xuất(8bít), và chọn ngoại vi có đòa chỉ từ 00 – 03 thì phải làm như sau: Gởi từ điều khiển 99hex vào thanh ghi điều khiển. Xuất từ điều khiển ra thanh ghi điều khiển có đòa chỉ 03hex. . 34 33 32 31 30 29 28 27 26 25 24 23 22 A1 A0 PB7 PB6 PB5 PB4 D0 D1 D2 D3 D4 D5 D6 D7 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PA4 PA5 PA6 PA7 PA3 PA2 PA1. chỉ) 16 bit. I .2. IC NGOẠI VI 825 5: I .2. 1.Cấu trúc: I .2. 1.1. Phần cứng: 825 5 là một thiết bò I/O giao tiếp song song, nó có thể được lập trình để truyền dữ