bài giảng điện tử số chương 2

29 102 0
bài giảng điện tử số chương 2

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Chương - Mạch tổ hợp CHƯƠNG 2: MẠCH TỔ HỢP Các mạch số chia làm hai loại: Mạch tổ hợp Mạch - Mạch tổ hợp: Trạng thái ngã phụ thuộc vào tổ hợp ngã vào tổ hợp ổn định Ngã Q mạch tổ hợp hàm logic biến ngã vào A, B, C Q = f(A,B,C ) - Mạch : Trạng thái ngã phụ thuộc vào tổ hợp ngã vào mà phụ thuộc trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C ngã Q trước Q+ = f(Q,A,B,C ) Chương nghiên cứu số mạch tổ hợp thông dụng thông qua việc thiết kế số mạch đơn giản khảo sát số IC thực tế 2.1 MẠCH MÃ HĨA Mã hóa gán ký hiệu cho đối tượng tập hợp để thuận tiện cho việc thực yêu cầu cụ thể Thí dụ mã BCD gán số nhị phân bit cho số mã số thập phân (từ đến 9) để thuận tiện cho máy đọc số có nhiều số mã; mã Gray dùng tiện lợi việc tối giản hàm logic Mạch chuyển từ mã sang mã khác gọi mạch chuyển mã, xếp vào loại mạch mã hóa Thí dụ mạch chuyển số nhị phân bit sang số Gray mạch chuyển mã 2.1.1 Mạch mã hóa 2n đường sang n đường Một số nhị phân n bit cho n tổ hợp số khác Vậy ta dùng số n bit để mã cho 2n ngã vào khác nhau, có ngã vào chọn cách đưa lên mức tác động, ngã báo số nhị phân tương ứng Đó mạch mã hóa 2n đường sang n đường (H 2.1) mơ hình mạch mã hóa 2n đường sang n đường - (H 2.1a) mạch có ngã vào tác động cao : Khi ngõ vào mức thấp, mạch chưa hoạt động, ngõ mức thấp Khi có ngõ vào tác động cách ấn khóa K tương ứng để đưa ngã vào lên mức cao, ngõ cho số nhị phân tương ứng - (H 2.1b) mạch có ngã vào tác động thấp Hoạt động tương tự mạch có mức tác động ngược lại (trong mơ hình (H 2.1b) ký hiệu dấu o ngõ để mức tác động thấp, ngã vào khơng có dấu o mạch thật) Trong trường hợp ngõ có mức tác động thấp, muốn đọc số nhị phân ngõ ra, ta phải đảo bit để đọc Chương - Mạch tổ hợp (a) (b) (H 2.1) Dĩ nhiên, người ta thiết kế theo kiểu ngã vào tác động thấp ngã tác động cao hay ngược lại Trên thực tế, ta có loại ngõ vào hay tác động theo kiểu (mức cao hay thấp) Ngoài ra, để tránh trường hợp mạch cho mã sai người sử dụng vơ tình (hay cố ý) tác động đồng thời vào hai hay nhiều ngã vào, người ta thiết kế mạch mã hóa ưu tiên: mạch cho mã có tính ưu tiên có nhiều ngõ vào tác động 1.1.1.1 Mã hóa ưu tiên đường sang đường Thiết kế mạch mã hóa đường sang đường, ưu tiên cho mã có trị cao, ngã vào tác động cao Bảng thật sơ đồ mạch (H 2.2) x x x 1 x x 0 0 x Bảng 2.1 A1 0 1 A0 1 Nhận thấy biến bảng thật không ảnh hưởng đến kết nên ta vẽ bảng Karnaugh cho biến 1, Lưu ý bảng thật có trường hợp bất chấp biến nên ứng với trị riêng hàm ta có đến số bảng Karnaugh Thí dụ với trị hàm A A0 dòng cuối đưa đến số ô 001, 011, 101 111 biến 123 Từ bảng Karnaugh, ta có kết mạch tương ứng Trong mạch khơng có ngã vào 0, điều hiểu mạch báo số không tác động vào ngã vào Chương - Mạch tổ hợp (H 2.2) 2.1.1.2 Mã hóa đường sang đường Chúng ta khảo sát IC mã hóa đường sang đường Trên thực tế chế tạo IC, ngã vào/ra để thực chức nó, người ta thường dự trù thêm ngã vào cho số chức khác cho phép, nối mạch để mở rộng hoạt động IC IC 74148 IC mã hóa ưu tiên đường sang đường, vào/ tác động thấp, có ngã nối mạch để mở rộng mã hóa với số ngõ vào nhiều Dưới bảng thật IC 74148, E i ngõ vào nối mạch cho phép, Eo ngã nối mạch Gs dùng để mở rộng cho số nhị phân Dựa vào bảng thật, ta thấy IC làm việc theo 10 trạng thái: - Các trạng thái từ đến 7: IC mã hóa cho số bit - Các trạng thái 9: dùng cho việc mở rộng, giải thích rõ nối IC để mở rộng mã hóa cho số bit Trạng thái E i x x 1 x x x 0 x x x x Ngã vào x x x x x 1 1 x x x x x x x x x x x x x x x x x 1 x 1 A2 Ngã A1 A0 x 1 0 0 1 1 1 0 1 0 1 x x 1 1 1 1 Gs Eo 1 0 1 1 Chương - Mạch tổ hợp x 1 1 1 1 1 1 1 1 Bảng 2.2 (H 2.3) cách nối IC để thực mã hóa 16 đường sang đường (H 2.3) - IC2 có Ei = nên hoạt động theo trạng thái từ đến 8, nghĩa mã hóa từ đến cho ngõ A2A1A0 - IC1 có Ei nối với Eo IC2 nên IC1 hoạt động tất ngã vào liệu IC2 lên mức (IC2 hoạt động trạng thái 8) * Để mã hóa số từ đến 7, cho ngã vào đến 15 (tức ngã vào liệu IC2) lên mức 1, IC2 hoạt động trạng thái Lúc Ei1 = Eo2 = 0: kết IC1 hoạt động trạng thái từ đến 7, cho phép tạo mã số từ đến (từ 111 đến 000) IC2 hoạt động trạng thái nên ngã (A2A1A0)2= 111, điều kiện mở cổng AND mã số B2B1B0 = A2A1A0 IC1, lúc B3 = Gs2 = 1, ta kết từ 1111 đến 1000, tức từ đến (tác động thấp) Thí dụ để mã số , đưa ngã vào xuống mức 0, ngã vào từ đến 15 lên mức 1, bất chấp ngã vào từ đến 3, mã số B3B2B1B0=Gs2B2B1B0=1011, tức số * Để mã hóa số từ đến 15, cho IC2 hoạt động trạng thái từ đến (đưa ngã vào ứng với số muốn mã xuống thấp, ngã vào cao lên mức ngã vào thấp xuống mức 0), bất chấp ngã vào liệu IC1 (cho IC1 hoạt động trạng thái 9), nên ngã (A 2A1A0)1=111, điều kiện mở cổng AND mã số B2B1B0= A2A1A0 IC2, , lúc B3 = Gs2 = 0, ta kết từ 0111 đến 0000, tức từ đến 15 Thí dụ để mã số 14, đưa ngã vào 14 xuống mức 0, đưa ngã vào 15 lên mức 1, bất chấp ngã vào từ đến 13, mã số B 3B2B1B0 = Gs2B2B1B0 = 0001, tức số 14 Chương - Mạch tổ hợp Muốn có ngã số nhị phân với ngã vào tác động mà đảo bit ta thay cổng AND cổng NAND 2.1.2 Mạch tạo mã BCD cho số thập phân Mạch gồm 10 ngã vào tượng trưng cho 10 số thập phân ngã bit số BCD Khi ngã vào (tượng trưng cho số thập phân) tác động cách đưa lên mức cao ngã cho số BCD tương ứng Bảng thật mạch: Trạng thái ngã vào 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 Mã số A A2 A A0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 Bảng 2.3 Khơng cần bảng Karnaugh ta viết hàm xác định ngã ra: A0 = + + + + A2 = + + + Mạch cho (H 2.4) A1 = + + + A3 = + Chương - Mạch tổ hợp (H 2.4) Để tạo mã BCD ưu tiên cho số lớn, ta viết lại bảng thật dùng phương pháp đại số để đơn giản hàm xác định ngã A3 , A2 , A1 , A0 0 x x x x x x x Trạng thái ngã vào 0 0 0 0 0 0 0 x 0 0 0 x x 0 0 0 x x 0 0 x x 0 0 x x x 0 x x x x 0 x x x x x x x x x x x x x x x x x x 0 x x x x x x Mã số A3 A A A0 0 0 0 0 0 1 0 1 1 0 1 1 0 0 Bảng 2.4 A 9.8 9  A 7.8.9  6.7.8.9  5.6.7.8.9  4.5.6.7.8.9 (7 6.7 5.6.7 4.5.6.7)8.9 A (7   4)8.9 (7   4)(8  9) Chương - Mạch tổ hợp A 7.8.9  6.7.8.9  3.4.5.6.7.8.9  2.3.4.5.6.7.8.9 (7 6.7  3.4.5.6.7  2.3.4.5.6.7)8.9 A (7  3.4.5  2.3.4.5)8.9 (7  3.4.5  2.4.5)(8  9) A 9  7.8.9  5.6.7.8.9  3.4.5.6.7.8.9  1.2.3.4.5.6.7.8.9 9  (7  5.6.7  3.4.5.6.7  1.2.3.4.5.6.7)8.9 A 9  (7 5.6  3.4.6  1.2.4.6)8.9 9  (7 5.6  3.4.6  1.2.4.6)(8 9) Mạch cho (H 2.5) (H 2.5) 2.1.3 Mạch chuyển mã Mạch chuyển từ mã sang mã khác thuộc loại mã hóa Mạch chuyển mã nhị phân sang Gray Thử thiết kế mạch chuyển từ mã nhị phân sang mã Gray số bit Trước tiên viết bảng thật số nhị phân số Gray tương ứng Các số nhị phân biến số Gray hàm biến Chương - Mạch tổ hợp X Y Z T  0 0  0  0 1  0  1  1  1  0  1 0 1  1 1  1  1  1  0  0   Bảng 2.5 Dùng bảng Karnaugh để xác định X, Y, Z, T theo A, B, C, D Quan sát bảng thật ta thấy ngay: X = A, Vậy cần lập bảng Karnaugh cho biến Y, Z, T (H 3.6 a,b,c) kết cho (H 4.6 d) A 0 0 0 0 1 1 1 1 (a) B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 D 1 1 1 1 (b) (H 2.6 ) (d) 2.2 MẠCH GIẢI MÃ 2.2.1 Giải mã n đường sang 2n đường 2.2.1.1 Giải mã đường sang đường: (c) Chương - Mạch tổ hợp Thiết kế mạch Giải mã đường sang đường có ngã vào cho phép (cũng dùng để nối mạch) Để đơn giản, ta xét mạch giải mã đường sang đường có ngã vào tác động cao Bảng thật, hàm ngõ sơ đồ mạch: G 1 1 Vào A1 A0 x 0 1 x 1 Y0 R a Y1 Y2 Y3 0 0 0 0 0 0 Y0 G.A 1A Y1 G.A 1A Y2 G.A1A Y3 G.A1A (H 2.7) 2.2.1.2 Giải mã đường sang đường Dùng mạch giải mã đường sang đường để thực mạch giải mã đường sang đường (H 3.8) A2 0 0 1 1 Vào A1 A0 0 1 1 0 1 1 Y0 0 0 0 Y1 0 0 0 Y2 0 0 0 Y3 0 0 0 R a Y4 Y5 0 0 0 0 0 0 0 Y6 0 0 0 Y7 0 0 0 Quan sát bảng thật ta thấy: Trong tổ hợp số bit có nhóm bit thấp A1A0 hồn tồn giống nhau, nhóm có bit A2 = nhóm có A2 = Như ta dùng ngã vào G cho bit A2 mắc mạch sau Chương - Mạch tổ hợp (H 2.8) Khi A2=G=0, IC1 giải mã cho ngã thấp A 2=G=1, IC2 giải mã cho ngã cao Trên thị trường có loại IC giải mã như: - 74139 IC chứa mạch giải mã đường sang đường, có ngã vào tác động cao, ngã tác động thấp, ngã vào cho phép tác động thấp - 74138 IC giải mã đường sang đường có ngã vào tác động cao, ngã tác động thấp, hai ngã vào cho phép G 2A G2B tác động thấp, G1 tác động cao - 74154 IC giải mã đường sang 16 đường có ngã vào tác động cao, ngã tác động thấp, ngã vào cho phép E1 E2 tác động thấp Dưới bảng thật IC 74138 cách nối IC để mở rộng mạch giải mã lên đường sang 16 đường (H 2.9) Vào Ra Ch phé Dữ o p liệu G1 G2 C B A Y0 Y1 Y2 Y3 Y4 x H x x x H H H H H L x x x x H H H H H H L L L L L H H H H H L L L H H L H H H H L L H L H H L H H H L L H H H H H L H H L H L L H H H H L H L H L H H H H H H H L H H L H H H H H H L H H H H H H H H Ghi G2 =G2A+G2B , H = 1, L =0, x: bất chấp 10 Y5 H H H H H H H L H H Y6 H H H H H H H H L H Y7 H H H H H H H H H L Chương - Mạch tổ hợp - IC hàng đơn vị có ngã vào RBI đưa lên mức cao nên đèn số hàng đơn vị ln ln hiển thị (dòng bảng thật), điều cần thiết để xác nhận mạch chạy kết giải mã số - IC hàng chục có ngã vào RBI nối với ngã RBO IC hàng trăm nên số hàng chục hiển thị số hàng trăm khác (RBO=1) (dòng đến 15) - IC hàng trăm có ngã vào RBI đưa xuống mức thấp nên số hàng trăm ln ln tắt (dòng ghi 3) 2.2.2.3 Hiển thị đoạn tinh thể lỏng (liquid crystal displays, LCD) LCD gồm đoạn led thường có chung cực (backplane) Khi có tín hiệu xoay chiều biên độ khoảng - 15 V RMS tần số khoảng 25 - 60 Hz áp đoạn cực nền, đoạn tác động sáng lên Trên thực tế người ta tạo hai tín hiệu nghịch pha đoạn để tác động cho đoạn cháy Để hiểu cách vận chuyển ta dùng IC 4511 kết hợp với cổng EX-OR để thúc LCD (H 4.15) Các ngã IC 4511 (Giải mã BCD sang đoạn, tác động cao) nối vào ngã vào cổng EX-OR, ngã vào lại nối với tín hiệu hình vng tần số khoảng 40 Hz (tần số thấp gây nhấp nháy), tín hiệu đồng thời đưa vào Khi ngã mạch giải mã lên cao, ngã cổng EX-OR cho tín hiệu đảo pha với tín hiệu nền, đoạn tương ứng xem nhận tín hiệu có biên độ gấp đơi sáng lên Với ngã mạch giải mã mức thấp, ngã cổng EX-OR cho tín hiệu pha với tín hiệu nên đoạn tương ứng không sáng Người ta thường dùng IC CMOS để thúc LCD hai lý do: - CMOS tiêu thụ lượng thấp phù hợp với việc dùng pin cho thiết bị dùng LCD - Mức thấp CMOS đạt trị tín hiệu thúc LCD không chứa thành phần chiều, tuổi thọ LCD kéo dài (Mức thấp TTL khoảng 0,4 V, thành phần DC làm giảm tuổi thọ LCD) (H 2.15) 15 Chương - Mạch tổ hợp 2.3 MẠCH ĐA HỢP VÀ MẠCH GIẢI ĐA HỢP 2.3.1.Khái niệm Trong truyền liệu, để tiết kiệm đường truyền, người ta dùng đường dây để truyền nhiều kênh liệu, phải thực viêc chọn nguồn liệu nguồn khác để truyền Mạch đa hợp hay gọi mạch chọn liệu làm công việc Ở nơi thu, liệu nhận phải chuyển tới đích khác nhau, ta cần mạch phân bố liệu hay giải đa hợp (H 2.16) (H 2.16) 2.3.2 Mạch đa hợp Còn gọi mạch chọn liệu, gồm 2n ngã vào liệu, n ngã vào địa (hay điều khiển) ngã Khi có địa tác động liệu ngã vào tương ứng với địa chọn - Thiết kế mạch đa hợp 41 Mạch có ngã vào liệu D0 D3, ngã vào điều khiển AB ngã Y Bảng thật: A B Y 0 D0 D1 D2 1 D3 Tư bảng thật ta có hàm Y sau: Y A.BD  ABD1  A BD  ABD3 Và mạch có dạng (H 4.17) 16 Chương - Mạch tổ hợp (H 2.17) Nếu chịu khó quan sát ta thấy mạch đa hợp 41 thiết kế từ mạch giải mã đường sang đường ngã vào cho phép G tách riêng để làm ngã vào liệu (D D3) ngã vào liệu mạch giải mã trở thành ngã vào điều khiển mạch đa hợp (A, B) (H 2.18) ký hiệu mạch đa hợp với ngã vào liệu, ngõ vào điều khiển ngõ ra, ta gọi đa hợp  Bảng thật: A B C Y 0 D0 0 D1 D2 1 D3 0 D4 1 D5 1 D6 1 D7 (H 2.18) Một đa hợp  có ngã Y quan hệ với ngã vào liệu điều khiển theo hàm : Y A.B.CD  A.B.CD1  ABCD2  ABCD3  AB.CD  A BCD  ABCD6  ABCD7 2.3.3 Ứng dung mạch đa hợp Ngoài chức chọn liệu mạch đa hợp dùng để: 4.3.3.1 Biến chuỗi liệu song song thành nối tiếp: Một mạch đa hợp kết hợp với mạch đếm biến chuỗi liệu song song ngõ vào thành chuỗi liệu nối tiếp ngõ (H 4.19) (H 2.19) 2.3.3.2 Tạo chuỗi xung tuần hoàn : 17 Chương - Mạch tổ hợp Nếu cho liệu vào tuần hoàn, liệu nối tiếp tuần hoàn, cần đặt trước ngã vào thay đổi theo chu kỳ ta chuỗi xung tuần hoàn ngã 2.3.3.3 Tạo hàm:  Một đa hợp 2n  tạo hàm n biến cách cho biến vào ngã vào điều khiển cho trị riêng hàm vào ngã vào liệu Thí dụ: Để tạo hàm biến đa hợp 81 ta viết lại biểu thức đa hợp Y A.B.CD  A.B.CD1  ABCD2  ABCD3  AB.CD  A BCD  ABCD6  ABCD7 So sánh với biểu thức hàm viết dạng triển khai theo định lý Shanon thứ f(A, B, C) A.B.Cf(0,0,0)  A.B.Cf(0,0,1)  ABCf(0,1,0)  ABCf(0,1,1)  A B.Cf(1,0,0)  A BCf(1,0,1)  ABCf(1,1,0)  ABCf(1,1,1) Ta kết quả: D0 = f(0,0,0) ; D1 = f(0,0,1) , D = f(1,1,0) D7 = f(1,1,1) Thí dụ: Tạo hàm: Y f(A,B,C) A B.C  A BC  A BC  A BC  ABC Ta thấy D0=D2=D3=D5=D7=1 nên ngã vào nối lên nguồn, ngã vào lại D1=D4=D6=0 nên đưa xuống mass (H 3.20) (H 2.20)  Một đa hợp  kết hợp với cổng NOT tạo hàm (n+1) biến Thí dụ : Tạo hàm F1 A B  ABC  BC  AC dùng đa hợp  cổng NOT Giải n Đa hợp sang thực hàm: Chuẩn hóa hàm F1 : Để Y = F1 ta phải có: 18 Y  A BD  ABD1  A BD  ABD3 F1 ABC  ABC  ABC  ABC  ABC D C;D C;D  1;D C Chương - Mạch tổ hợp (H 2.21) Trên thực tế, ta có đủ loại mạch đa hợp từ  (IC 74157),  (IC 74153),  (IC 74151) 16  (74150) Ngoài ra, để chọn liệu nguồn tín hiệu tương tự, ta có đa hợp tương tự với tên gọi khóa tương tự (analog switch), chế tạo theo công nghệ MOS IC 4051 (8 kênh) IC 4053 (2 kênh) Cũng có loại khóa sử dụng cho tín hiệu tương tự số (bilateral switches) IC 4016, IC 4066, mà sinh viên tìm hiểu, sử dụng dễ dàng có bảng tra kỹ thuật 2.3.4 Mạch giải đa hợp Mạch giải đa hợp thực chất mạch giải mã ngã vào cho phép trở thành ngã vào liệu ngã vào tổ hợp số nhị phân trở thành ngã vào địa Trên thị trường, người ta chế tạo mạch giải mã giải đa hợp chung IC, tùy theo điều kiện mà sử dụng Thí dụ IC 74138 IC Giải mã sang đường đồng thời mạch giải đa hợp  Khi sử dụng IC 74138 làm mạch giải đa hợp, người ta dùng ngã vào cho phép làm ngã vào liệu ngã vào số nhị phân làm ngã vào địa (H 4.22a) IC 74138 dùng giải đa hợp với ngã vào liệu G 2A (H 4.22b) dạng liệu vào G 2A Y0 (vì CBA=000), ngã khác ( Y1  Y7 ) mức cao (a) (H 2.22 (b) 2.4 MẠCH SO SÁNH 2.4.1 Mạch so sánh số bit Trước tiên ta thiết kế mạch so sánh hai số bit Bảng thật mạch so sánh bit có ngõ vào cho phép (nối mạch) G 19 Chương - Mạch tổ hợp G 1 1 a x 0 1 b x 1 S (a>b) I (aB A’B x x x x x x x x x x x x 3 A3< A2>B x x x x x B3 x x x x x A3= A2< A1>B x x x x B3 B2 x x x x A3= A2= A1< A0>B x x x B3 B2 B1 x x x A3= A2= A1= A0< 0 10 B3 B2 B1 B0 0 11 A3= A2= A1= A0= B3 B2 B1 B0 A3= A2= A1= A0= B3 B2 B1 B0 A3= A2= A1= A0= B3 B2 B1 B0 A3= A2= A1= B3 B2 B1 A3= A2= B3 B2 A3= B3 Bảng 2.8 A> B A< B A= B 1 1 0 0 1 1 0 0 0 0 0 0 Dựa vào bảng thật, ta thấy: - Khi dùng IC 7485 để so sánh số bit ta phải giữ ngã vào nối mạch A’=B’ mức cao, hai ngã vào nối mạch lại mức thấp, IC thể kết trạng thái - Khi so sánh số nhiều bit ta phải dùng nhiều IC 7485 nối ngã IC so sánh bit thấp vào ngã vào nối mạch tương ứng IC so sánh bit cao IC so sánh bit thấp có ngã vào nối mạch mắc 21 Chương - Mạch tổ hợp dùng riêng lẻ Để đọc kết so sánh ta phải quan tâm tới trạng thái 9, 10 11 bảng thật (H 2.25) cho ta cách mắc IC 7485 để so sánh số nhị phân bit: (H 2.25) Thí dụ : a So sánh hai số A7 A0 = 10101111 B7 B0 = 10110001 IC so sánh bit cao A7 A4 = 1010 B7 B4 =1011 có A7= B7 , A6= B6 , A5= B5 A4B = để kết so sánh số bit (trạng thái 10) 2.5 MẠCH CỘNG NHỊ PHÂN: 2.5.1 Mạch cộng bán phần (Half adder, HA): Là mạch cộng hai số bit Bảng thật 22 kết Mạch (H 2.26) Ký hiệu Chương - Mạch tổ hợp 2.5.2 Mạch cộng toàn phần (Full adder,FA) : Là mạch cộng hai bit vị trí hai số nhị phân nhiều bit, nói cách khác, mạch cộng hai bit , giả sử thứ n, bit nhớ có từ phép cộng hai bit thứ n-1 hai số nhị phân Ta có bảng thật Cn-1 0 0 1 1 Bn 0 1 0 1 An 1 1 Sn 1 0 Cn 0 1 1 Dùng bảng Karnaugh ta xác định Sn Cn sau: Sn C n  (A n  B n ) C n A n B n  C n (A n  B n ) (H 2.27) Có thể thấy mạch cộng toàn phần gồm hai mạch cộng bán phần cổng OR 2.5.3 Cộng hai số nhị phân nhiều bit 2.5.3.1 Cộng nối tiếp Trong cách cộng nối tiếp, người ta dùng ghi dịch để chuyển bit vào mạch cộng toàn phần nhất, số nhớ từ ngã Cn làm trễ bit nhờ FF D đưa vào ngã vào C n-1 Như tốc độ phép cộng tùy thuộc vào tần số xung CK số bit phải thực 23 Chương - Mạch tổ hợp (H 2.28) 2.5.3.2 Cộng song song Trong cách cộng song song, bit đưa đồng thời vào mạch cộng toàn phần số nhớ kết bit thấp đưa lên bit cao (H 2.29) (H 2.29) Chính phải chờ số nhớ mà tốc độ cộng hạn chế Muốn nâng tốc độ cộng lên, người ta thực phép cộng song song định trước số nhớ 2.5.3.3 Mạch cộng song song định trước số nhớ Để tăng tốc độ mạch cộng song song, người ta tạo trước số nhớ để đưa đồng thời vào mạch cộng Từ biểu thức xác định số nhớ C n A nBn  C n  1(A n  Bn ) Đặt Pn = AnBn Gn = An  Bn Ta xác định C1, C2, C3 sau: 24 Chương - Mạch tổ hợp (H 2.30) Nhận thấy thời gian tính số nhớ giống tầng t 1+t2 t1 thời gian truyền đồng thời qua cổng AND t thời gian truyền qua cổng OR Sơ đồ khối mạch cộng song song định trước số nhớ: (H 2.31) Trên thị trường có IC 7483 (tương đương 4008 CMOS) IC cộng bit theo kiểu định trước số nhớ 2.5.4 Cộng hai số BCD Trên thị trường có IC cộng số nhị phân, lúc thực tế nhiều cần cộng số BCD kết số BCD Chúng ta tìm cách dùng IC 7483 (4008) để cộng hai số BCD 25 Chương - Mạch tổ hợp Hai số BCD có trị từ 010 đến 910 cộng lại cho kết từ 010 đến 1810 Để đọc kết dạng BCD ta phải hiệu chỉnh kết có từ mạch cộng nhị phân Dưới kết tương đương loại mã: thập phân, nhị phân BCD TP 10 11 12 13 14 15 16 17 18 Nhị S’=C S’4 ’4 0 0 0 0 0 0 0 0 1 1 1 1 1 Phân B S’3 S’2 S’1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 S =C4 0 0 0 0 0 1 1 1 1 C S4 S3 D S2 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 0 1 BCD đọc S1 theo NP 1 1 1 1 0 16 17 18 19 20 21 22 23 24 Nhận thấy: - Khi kết

Ngày đăng: 19/11/2019, 10:21

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan