Bài giảng hệ thống số

127 70 0
  • Loading ...
1/127 trang
Tải xuống

Thông tin tài liệu

Ngày đăng: 20/09/2019, 16:24

Bài giảng hệ thống số là một nguồn tài liệu hay dành cho các bạn sinh viên học công nghệ thông tin. Bài giảng được thiết kế thành nhiều chương gồm nhiều nội dung khác nhau sẽ giúp sinh viên nắm thông tin về bộ môn này. Khi đọc qua tài liệu này, phát sai sót nội dung chất lượng xin thơng báo để sửa chữa thay tài liệu chủ đề tác giả khác Bạn tham khảo nguồn tài liệu dịch từ tiếng Anh đây: http://mientayvn.com/Tai_lieu_da_dich.html Thông tin liên hệ: Yahoo mail: thanhlam1910_2006@yahoo.com Gmail: frbwrthes@gmail.com Chương Hàm Logic II - " CHƯƠNG HÀM LOGIC D HÀM LOGIC CƠ BẢN D CÁC DẠNG CHUẨN CỦA HÀM LOGIC Š Dạng tổng chuẩn Š Dạng tích chuẩn Š Dạng số Š Biến đổi qua lại dạng chuẩn D RÚT GỌN HÀM LOGIC Š Phương pháp đại số Š Phương pháp dùng bảng Karnaugh Š Phương pháp Quine Mc Cluskey _ Năm 1854 Georges Boole, triết gia đồng thời nhà toán học người Anh cho xuất tác phẩm lý luận logic, nội dung tác phẩm đặt mệnh đề mà để trả lời người ta phải dùng hai từ (có, yes) sai (khơng, no) Tập hợp thuật tốn dùng cho mệnh đề hình thành mơn Đại số Boole Đây mơn tốn học dùng hệ thống số nhị phân mà ứng dụng kỹ thuật mạch logic, tảng kỹ thuật số Chương khơng có tham vọng trình bày lý thuyết Đại số Boole mà giới hạn việc giới thiệu hàm logic tính chất cần thiết để giúp sinh viên hiểu vận hành hệ thống logic 2.1 HÀM LOGIC CƠ BẢN 2.1.1 Một số định nghĩa - Trạng thái logic: trạng thái thực thể Xét mặt logic thực thể tồn hai trạng thái Thí dụ, bóng đèn ta quan tâm trạng thái nào: tắt hay cháy Vậy tắt / cháy trạng thái logic - Biến logic dùng đặc trưng cho trạng thái logic thực thể Người ta biểu diễn biến logic ký hiệu (chữ hay dấu) nhận giá trị : Thí dụ trạng thái logic cơng tắc đóng mở, mà ta đặc trưng trị - Hàm logic diễn tả nhóm biến logic liên hệ phép toán logic Cũng biến logic, hàm logic nhận giá trị: tùy theo điều kiện liên quan đến biến Thí dụ, mạch gồm nguồn hiệu cấp cho bóng đèn qua hai cơng tắc mắc nối tiếp, bóng đèn cháy cơng tắc đóng Trạng thái bóng đèn hàm theo biến trạng thái công tắc Gọi A B tên biến cơng tắc, cơng tắc đóng ứng với trị hở ứng với trị Y hàm trạng thái bóng đèn, đèn cháy đèn tắt Quan hệ hàm Y biến A, B diễn tả nhờ bảng sau: _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - A (hở) (hở) (đóng) (đóng) B (hở) (đóng) (hở) (đóng) Y=f(A,B) (tắt) (tắt) (tắt) (cháy) 2.1.2 Biểu diễn biến hàm logic 2.1.2.1 Giản đồ Venn Còn gọi giản đồ Euler, đặc biệt dùng lãnh vực tập hợp Mỗi biến logic chia không gian vùng không gian con, vùng giá trị biến (hay=1), vùng lại vùng phụ giá trị biến sai (hay=0) Thí dụ: Phần giao hai tập hợp A B (gạch chéo) biểu diễn tập hợp A B (A AND B) (H 2.1) (H 2.1) 2.1.2.2 Bảng thật Nếu hàm có n biến, bảng thật có n+1 cột 2n + hàng Hàng tên biến hàm, hàng lại trình bày tổ hợp n biến 2n tổ hợp có Các cột đầu ghi giá trị biến, cột cuối ghi giá trị hàm tương ứng với tổ hợp biến hàng (gọi trị riêng hàm) Thí dụ: Hàm OR biến A, B: f(A,B) = (A OR B) có bảng thật tương ứng A 0 1 B 1 f(A,B) = A OR B 1 2.1.2.3 Bảng Karnaugh Đây cách biểu diễn khác bảng thật hàng bảng thật thay ô mà tọa độ (gồm hàng cột) xác định tổ hợp cho biến Bảng Karnaugh n biến gồm 2n ô Giá trị hàm ghi ô bảng Bảng Karnaugh thuận tiện để đơn giản hàm logic cách nhóm lại với Thí dụ: Hàm OR diễn tả bảng Karnaugh sau A\B 1 1 _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - 2.1.2.4 Giản đồ thời gian Dùng để diễn tả quan hệ hàm biến theo thời gian, đồng thời với quan hệ logic Thí dụ: Giản đồ thời gian hàm OR biến A B, thời điểm có (hoặc 2) biến có giá trị hàm có trị hàm có trị thời điểm mà biến (H 2.2) 2.1.3 Qui ước Khi nghiên cứu hệ thống logic, cần xác định qui ước logic Qui ước khơng thay đổi suốt q trình nghiên cứu Người ta dùng mức điện thấp cao để gán cho trạng thái logic Qui ước logic dương gán điện thấp cho logic điện cao cho logic Qui ước logic âm ngược lại 2.1.4 Hàm logic (Các phép toán logic) 2.1.4.1 Hàm NOT (đảo, bù) : Y=A Bảng thật A Y=A 1 2.1.4.2 Hàm AND [tích logic, tốn tử (.)] : Y = A.B Bảng thật A B Y=A.B 0 0 1 0 _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - 1 Nhận xét: Tính chất hàm AND phát biểu sau: - Hàm AND (hay nhiều) biến có giá trị tất biến - Hàm AND (hay nhiều) biến có giá trị có biến 2.1.4.3 Hàm OR [tổng logic, toán tử (+)] : Y=A+B Bảng thật A 0 1 B 1 Y=A + B 1 Nhận xét: Tính chất hàm OR phát biểu sau: - Hàm OR (hay nhiều) biến có giá trị tất biến - Hàm OR (hay nhiều) biến có giá trị có biến 2.1.4.4.Hàm EX-OR (OR loại trừ) Y = A ⊕B Bảng thật A 0 1 B 1 Y = A ⊕B 1 Nhận xét: Một số tính chất hàm EX - OR: - Hàm EX - OR biến có giá trị hai biến khác ngược lại Tính chất dùng để so sánh biến - Hàm EX - OR biến cho phép thực cộng hai số nhị phân bit mà không quan tâm tới số nhớ - Từ kết hàm EX-OR biến ta suy bảng thật cho hàm biến A 0 0 1 1 B 0 1 0 1 C 1 1 Y = A ⊕ B⊕ C 1 0 _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - - Trong trường hợp biến (và suy rộng cho nhiều biến), hàm EX - OR có giá trị số biến số lẻ Tính chất dùng để nhận dạng chuỗi liệu có số bit chẵn hay lẻ thiết kế mạch phát chẵn lẻ 2.1.5 Tính chất hàm logic bản: 2.1.5.1 Tính chất bản: ♦ Có phần tử trung tính cho toán tử (+) (.): A + = A ; phần tử trung tính hàm OR A = A ; phần tử trung tính hàm AND ♦ Tính giao hốn: A+B=B+A A.B =B.A ♦ Tính phối hợp: (A + B) + C = A + (B + C) = A + B + C (A B) C = A (B C) = A B C ♦ Tính phân bố: - Phân bố phép nhân: A (B + C) = A B + A C - Phân bố phép cộng: A + (B C) = (A + B) (A + C) Phân bố phép cộng tính chất đặc biệt phép tốn logic ♦ Khơng có phép tính lũy thừa thừa số: A+A+ +A=A A.A A=A ♦ Tính bù: A =A A +A = A.A = 2.1.5.2 Tính song đối (duality): Tất biểu thức logic [thay phép toán (+) phép (.) 1] hay ngược lại Điều chứng minh dễ dàng cho tất biểu thức Thí dụ : Α+Β = Β+Α ⇔ Α.Β = Β.Α Α+ AΒ = Α+Β ⇔ Α( A +Β) = Α.Β A+1= ⇔ A.0 = 2.1.5.3 Định lý De Morgan Định lý De Morgan phát biểu hai biểu thức: A + B + C = A B.C A.B.C = A + B + C Định lý De Morgan cho phép biến đổi qua lại hai phép cộng nhân nhờ vào phép đảo _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - Định lý De Morgan chứng minh cách lập bảng thật cho tất trường hợp có biến A, B, C với hàm AND, OR NOT chúng 2.1.5.4 Sự phụ thuộc lẫn hàm logic Định lý De Morgan cho thấy hàm logic khơng độc lập với nhau, chúng biến đổi qua lại, biến đổi cần có tham gia hàm NOT Kết ta dùng hàm (AND NOT) (OR NOT) để diễn tả tất hàm Thí dụ: Chỉ dùng hàm AND NOT để diễn tả hàm sau: Y = A.B + B.C + A C Chỉ cần đảo hàm Y hai lần, ta kết quả: Y = Y = A.B + B.C + A C = A.B.B.C.A C Nếu dùng hàm OR NOT để diễn tả hàm làm sau: Y = A.B + B.C + A C = A + B + B + C + A + C 2.2 CÁC DẠNG CHUẨN CỦA HÀM LOGIC Một hàm logic biểu diễn tổ hợp tổng tích logic ♦ Nếu biểu thức tổng tích, ta có dạng tổng Thí dụ : f(X, Y, Z) = XY + XZ + Y Z ♦ Nếu biểu thức tích tổng, ta có dạng tích Thí dụ : f(X, Y, Z) = (X + Y).(X + Z).(Y + Z ) Một hàm logic gọi hàm chuẩn số hạng chứa đầy đủ biến, dạng nguyên hay dạng đảo chúng Thí dụ : f(X, Y, Z) = XYZ + X YZ + XY Z tổng chuẩn Mỗi số hạng tổng chuẩn gọi minterm f(X, Y, Z) = (X + Y + Z).(X + Y + Z).( X + Y + Z) tích chuẩn Mỗi số hạng tích chuẩn gọi maxterm Phần sau cho phép viết hàm dạng tổng chuẩn hay tích chuẩn có bảng thật diễn tả hàm 2.2.1 Dạng tổng chuẩn Để có hàm logic dạng chuẩn, ta áp dụng định lý triển khai Shanon Dạng tổng chuẩn có từ triển khai theo định lý Shanon thứ nhất: Tất hàm logic triển khai theo biến dạng tổng hai tích sau: f(A,B, ,Z) = A.f(1,B, ,Z) + A f(0,B, ,Z) (1) Hệ thức (1) chứng minh dễ dàng cách cho A giá trị 1, ta có kết vế (1) luôn Thật Cho A=0: f(0,B, ,Z) = 0.f(1,B, ,Z) + f(0,B, ,Z) = f(0,B, ,Z) Cho A=1: f(1,B, ,Z) = 1.f(1,B, ,Z) + f(0,B, ,Z) = f(1,B, ,Z) Với biến, hàm f(A,B) triển khai theo biến A : _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - f(A,B) = A.f(1,B) + A f(0,B) Mỗi hàm hai hàm vừa tìm lại triển khai theo biến B f(1,B) = B.f(1,1) + Β.f(1,0) & f(0,B) = B.f(0,1) + B f(0,0) Vậy: f(A,B) = AB.f(1,1) + A B.f(0,1) + A B f(1,0) + A B f(0,0) f(i,j) giá trị riêng f(A,B) A=i B=j bảng thật hàm Với biến, trị riêng f(A, B, C) f(i, j, k) A=i, B=j C=k ta được: f(A,B,C) = A.B.C.f(1,1,1) + A.B C f (1,1,0) + A B C.f(1,0,1) + A B C f(1,0,0) + A B.C.f(0,1,1) + A B C f(0,1,0) + A B C.f(0,0,1) + A B C f(0,0,0) Khi triển khai hàm biến ta tổng 22 = số hạng Khi triển khai hàm biến ta tổng 23 = số hạng Khi triển khai hàm n biến ta tổng 2n số hạng Mỗi số hạng tích tổ hợp biến trị riêng hàm Hai trường hợp xảy ra: - Giá trị riêng = 1, số hạng thu gọn lại biến: A B C.f(0,0,1) = A B C f(0,0,1) = - Giá trị riêng = 0, tích : A B C f(0,0,0)= f(0,0,0) = số hạng biến biểu thức tổng chuẩn Thí dụ: Cho hàm biến A,B,C xác định bảng thật: Hàng A 0 0 1 1 B 0 1 0 1 C 1 1 Z=f(A,B,C) 1 1 Với hàm Z cho ta có trị riêng f(i, j, k) xác định bởi: f(0,0,1) = f(0,1,0) = f(0,1,1) = f(1,0,1) = f(1,1,1) =1 f(0,0,0) = f(1,0,0) = f(1,1,0) = - Hàm Z có trị riêng f(0,0,1)=1 tương ứng với giá trị tổ hợp biến hàng (1) A=0, B=0 C=1 đồng thời, A B C số hạng tổng chuẩn - Tương tự với tổ hợp biến tương ứng với hàng (2), (3), (5) (7) số hạng tổng chuẩn, tổ hợp: A B C , A B.C, A B C A.B.C - Với hàng lại (hàng 0,4,6), trị riêng f(A,B,C) = nên không xuất triển khai _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - Tóm lại ta có: Z = A B C + A B C + A B.C + A B C + A.Β.C - Ý nghĩa định lý Shanon thứ nhất: Nhắc lại tính chất hàm AND OR: b1.b2 bn = b1, b2 , bn đồng thời để a1 + a2 + + ap = cần biến a1, a2, , ap Trở lại thí dụ trên, biểu thức logic tương ứng với hàng (A=0, B=0, C=1) viết A B C =1 A = , B = 1, C = đồng thời Biểu thức logic tương ứng với hàng A B C =1 A=0 ( A = 1), B=1, C=0 ( C = 1) đồng thời Tương tự, với hàng 3, ta có kết quả: A B.C , A B C A.Β.C Như vậy, thí dụ Z = hàng + hàng + hàng + hàng + hàng Z = A B C + A B C + A B.C + A B C + A.Β.C Tóm lại, từ hàm cho dạng bảng thật, ta viết biểu thức hàm dạng tổng chuẩn sau: - Số số hạng biểu thức số giá trị hàm thể bảng thật - Mỗi số hạng tổng chuẩn tích tất biến tương ứng với tổ hợp mà hàm có trị riêng 1, biến giữ nguyên có giá trị đảo giá trị = 2.2.2 Dạng tích chuẩn Đây dạng hàm logic có từ triển khai theo định lý Shanon thứ hai: Tất hàm logic triển khai theo biến dạng tích hai tổng sau: f(A,B, ,Z) = [ A + f(1,B, ,Z)].[A + f(0,B, ,Z)] (2) Cách chứng minh định lý Shanon thứ hai giống chứng minh định lý Shanon thứ Với hai biến, hàm f(A,B) triển khai theo biến A f(A,B) = [ A + f(1,B)].[A + f(0,B)] Mỗi hàm hai hàm vừa tìm lại triển khai theo biến B f(1,B) = [ B + f(1,1)].[B + f(1,0)] & f(0,B) = [ B + f(0,1)].[B + f(0,0)] f(A,B) = ⎨ A + [ B + f(1,1)].[B + f(1,0)]⎬.⎨A + [ B + f(0,1)].[B + f(0,0)]⎬ Vậy: f(A,B) = [ A + B + f(1,1)].[ A +B + f(1,0)].[A+ B + f(0,1)].[A+B + f(0,0)] Cũng dạng chuẩn thứ nhất, f(i,j) giá trị riêng f(A,B) A=i B=j bảng thật hàm Với hàm biến: f(A,B,C)=[ A + B + C +f(1,1,1)].[ A + B +C+f(1,1,0)].[ A +B+ C +f(1,0,1)].[ A +B+C+f(1,0,0)] [A+ B + C +f(0,1,1)].[A+ B +C+ f(0,1,0)].[A+B+ C +f(0,0,1)].[A+B+C+f(0,0,0)] Số số hạng triển khai n biến 2n Mỗi số hạng tổng (OR) biến trị riêng hàm - Nếu trị riêng số hạng rút gọn lại biến (0 trị trung tính phép cộng logic) A + B + C + f(0,0,0) = A + B + C f(0,0,0) = - Nếu trị riêng 1, số hạng triển khai = A + B + C + f(0,0,1) = f(0,0,1) = _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Hàm Logic II - biến biểu thức tích chuẩn Lấy lại thí dụ trên: Hàng A B C Z=f(A,B,C) 0 0 1 1 0 1 0 1 1 1 1 1 Các trị riêng hàm nêu - Hàm Z có giá trị riêng f(0,0,0) = tương ứng với giá trị biến hàng A=B=C=0 đồng thời, A+B+C số hạng tích chuẩn - Tương tự với hàng (4) (6) ta tổ hợp A +B+C A + B +C - Với hàng lại (hàng 1, 2, 3, 5, 7), trị riêng f(A,B,C) = nên khơng xuất triển khai Tóm lại, ta có: Z = (A + B + C).( A + B + C).( A + B +C ) - Ý nghĩa định lý thứ hai: Nhắc lại tính chất hàm AND OR: Để b1.b2 bn =0 cần biến b1, b2, , bn =0 a1 + a2 + + ap =0 biến a1, a2, , ap đồng thời Như thí dụ trên: Z = (hàng 0).(hàng 4).(hàng 6) Z = (A + B + C).( A + B + C).( A + B +C ) Thật vậy, hàng tất biến = 0: A=0, B=0, C=0 đồng thời nên viết (A+B+C) = Tương tự cho hàng (4) hàng (6) Tóm lại, Biểu thức tích chuẩn gồm thừa số, thừa số tổng biến tương ứng với tổ hợp có giá trị riêng =0, biến giữ nguyên có giá trị đảo có giá trị Số thừa số biểu thức số số hàm thể bảng thật 2.2.3 Đổi từ dạng chuẩn sang dạng chuẩn khác: Nhờ định lý De Morgan, hai định lý chuyển đổi qua lại Trở lại thí dụ trên, thêm cột Z vào bảng thật \ Hàng A B C Z=f(A,B,C) Z _ _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Bộ nhớ bán dẫn VII - 17 (H 7.23) 7.4 MỞ RỘNG BỘ NHỚ Các IC nhớ thường chế tạo với dung lượng nhớ có giới hạn, nhiều trường hợp thỏa mãn yêu cầu người thiết kế Do mở rộng nhớ việc làm cần thiết Có trường hợp phải mở rộng nhớ 7.4.1 Mở rộng độ dài từ Đây trường hợp số vị trí nhớ đủ cho yêu cầu liệu cho vị trí nhớ khơng đủ Có thể hiểu cách mở rộng độ dài từ qua thí dụ Thí dụ: Mở rộng nhớ từ 1Kx1 lên 1Kx8 : Chúng ta phải dùng IC nhớ 1Kx1, IC nhớ nối chung bus địa đường tín hiệu điều khiển IC quản lý đường bit IC vận hành lúc từ nhớ bit (H 7.24) (H 7.24) 7.4.2 Mở rộng vị trí nhớ Số bit cho vị trí nhớ đủ theo yêu cầu số vị trí nhớ khơng đủ Thí dụ: Có IC nhớ dung lượng 1Kx8 Mở rộng lên 4Kx8 Cần IC Để chọn IC nhớ cần mạch giải mã đường sang đường, ngã mạch giải mã nối vào ngã CS IC nhớ, địa IC nhớ khác (H 7.25) Trong thí dụ IC1 chiếm địa từ 000H đến 3FFH, IC2 từ 400H đến 7FFH, IC3 từ 800H đến BFFH IC4 từ C00H đến FFFH _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Bộ nhớ bán dẫn VII - 18 (H 7.25) 7.4.3 Mở rộng dung lượng nhớ Cả vị trí nhớ độ dài từ IC không đủ để thiết kế Để mở rộng dung lượng nhớ ta phải kết hợp hai cách nói Thí dụ: Mở rộng nhớ từ 4Kx4 lên 24Kx8 Cần cặp IC mắc song song, cặp IC có chung địa chọn mạch giải mã sang đường (H 7.26) Ta dùng ngã từ Y0 đến Y5 mạch giải mã _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Bộ nhớ bán dẫn VII - 19 (H 7.26) - Địa IC (1&2): 0000H - 0FFFH, IC (3&4) : 1000H - 1FFFH, IC (5&6): 2000H 2FFFH IC (7&8) : 3000H - 3FFFH IC (9&10): 4000H - 4FFFH IC (11&12) : 5000H - 5FFFH _Nguyễn Trung Lập KỸ THUẬT SỐ Chương Bộ nhớ bán dẫn VII - 20 BÀI TẬP Dùng IC PROM ngã vào ngã thiết kế mạch chuyển mã từ Gray sang nhị phân số bit Dùng IC PAL ngã vào ngã thiết kế mạch chuyển từ mã Excess-3 sang mã Aiken số từ đến Dưới bảng mã Excess-3 N A 0 0 1 1 B 1 1 0 0 Aiken C 0 1 0 1 D 1 1 A 0 0 1 1 B 0 0 1 1 C 0 1 0 1 D 1 1 Thiết kế mạch để mở rộng nhớ từ 2Kx4 lên 2Kx8 Thiết kế mạch để mở rộng nhớ từ 1Kx4 lên 8Kx4 Cho biết địa cụ thể IC Thiết kế mạch để mở rộng nhớ từ 2Kx4 lên 16Kx8 Cho biết địa cụ thể IC _Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - Ò CHƯƠNG : BIẾN ĐỔI AD & DA – BẾN ĐỔI SỐ - TƯƠNG TỰ (DAC) ♦ DAC dùng mạng điện trở có trọng lượng khác ♦ DAC dùng mạng điện trở hình thang ♦ DAC dùng nguồn dòng có trọng lượng khác ♦ Đặc tính kỹ thuật DAC – BIẾN ĐỔI TƯƠNG TỰ - SỐ (ADC) ♦ Mạch lấy mẫu giữ ♦ Nguyên tắc mạch ADC ♦ ADC dùng điện tham chiếu nấc thang ♦ ADC gần ♦ ADC dốc đơn ♦ ADC tích phân ♦ ADC lưỡng cực ♦ ADC song song _ _ Có thể nói biến đổi qua lại tín hiệu từ dạng tương tự sang dạng số cần thiết vì: - Hệ thống số xử lý tín hiệu số mà tín hiệu tự nhiên tín hiệu tương tự: cần thiết có mạch đổi tương tự sang số - Kết từ hệ thống số đại lượng số: cần thiết phải đổi thành tín hiệu tương tự để tác động vào hệ thống vật lý thể bên ngồi (thí dụ tái tạo âm hay hình ảnh) hay dùng vào việc điều khiển sau (thí dụ dùng điện tương tự để điều khiển vận tốc động cơ) 8.1 Biến đổi số - tương tự (digital to analog converter, ADC) 8.1.1 Mạch biến đổi DAC dùng mạng điện trở có trọng lượng khác (Weighted resistor network) (H 8.1) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - Trong mạch trên, thay OP-AMP điện trở tải, ta có tín hiệu dòng điện Như OP-AMP giữ vai trò biến dòng điện thành điện ra, đồng thời mạch cộng Ta có v0 = -RF.I = -(23b3 + 22b2 + 2b1+b0)Vr.RF/23R = -(2n-1 bn-1 + 2n-2 bn-2 + + 2b1 + b0)Vr.RF /2n-1.R Nếu RF = R thì: v0 =-(2n-1 bn-1 + 2n-2 bn-2 + + 2b1 + b0)Vr /2n-1 Thí dụ: 1/ Khi số nhị phân 0000 v0 = 1111 v0 = -15Vr / 2/ Với Vr = 5V ; R = RF = 1kΩ Ta có kết chuyển đổi sau: b3 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 b1 0 1 0 1 0 1 0 1 b0 1 1 1 1 v0 (V) -0,625 ← LSB -1,250 -1,875 -2.500 -3,125 -3,750 -4,375 -5,000 -5,625 -6,250 -6,875 -7,500 -8,125 -8,750 -9,375 ← Full Scale (VFS) Mạch có số hạn chế: - Sự xác tùy thuộc vào điện trở mức độ ổn định nguồn tham chiếu Vr - Với số nhị phân nhiều bit cần điện trở có giá trị lớn, khó thực 8.1.2 Mạch đổi DAC dùng mạng điện trở hình thang (H 8.2) Cho RF = 2R Cho b3 = bit khác = 0, ta được: v0 = -8(Vr /24) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - Cho b2 = bit khác = 0, ta được: v0 = -4(Vr /24) Cho b1 = bit khác = 0, ta được: v0 = -2(Vr /24) Cho b0 = bit khác = 0, ta được: v0 = - (Vr /24) Ta thấy v0 tỉ lệ với giá trị B tổ hợp bit B = (b3 b2 b1 b0 )2 ⇒ v0 = -B(Vr /24) 8.1.3 Mạch đổi DAC dùng nguồn dòng có trọng lượng khác (H 8.3) 8.1.4 Đặc tính kỹ thuật mạch đổi DAC 8.1.4.1 Bit có ý nghĩa thấp (LSB) bit có ý nghĩa cao (MSB) Qua mạch biến đổi DAC kể ta thấy vị trí khác bit số nhị phân cho giá trị biến đổi khác nhau, nói cách khác trị biến đổi bit tùy thuộc vào trọng lượng bit Nếu ta gọi trị tồn giai VFS bit LSB có giá trị là: LSB = VFS / (2n - 1) bit MSB = VFS 2n-1/ (2n - 1) Điều thể kết thí dụ (H 8.4) đặc tuyến chuyển đổi số nhị phân bit (a) (b) (H 8.4) (H 8.4a) đặc tuyến lý tưởng, nhiên, thực tế để đường trung bình đặc tính chuyển đổi qua điểm điện tương tự làm lệch (1/2)LSB (H 8.4b) Như điện tương tự xem thay đổi hai mã số nhị phân vào kế Thí _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - dụ mã số nhị phân vào 000 điện tương tự điện tương tự lên nấc kế 000+(1/2)LSB nấc 001+(1/2)LSB.v.v Trị tương tự ứng với 001 gọi tắt 1LSB trị toàn giai VFS = 7LSB tương ứng với số 111 8.1.4.2 Sai số nguyên lượng hóa (quantization error) Trong biến đổi, ta thấy ứng với giá trị nhị phân vào, ta có khoảng điện tương tự Như có sai số biến đổi gọi sai số nguyên lượng hóa =(1/2)LSB 8.1.4.3 Độ phân giải (resolution) Độ phân giải hiểu giá trị thay đổi nhỏ tín hiệu tương tự có số nhị phân vào thay đổi Độ phân giải gọi trị bước (step size) trọng lượng bit LSB Số nhị phân n bit có 2n giá trị 2n - bước Hiệu tương tự xác định v0 = k.(B)2 Trong k độ phân giải (B)2 số nhị phân Người ta thường tính phần trăm phân giải: %res = (k / VFS)100 % Với số nhị phân n bit %res = [1 / (2n - 1)]100 % Các nhà sản xuất thường dùng số bit số nhị phân biến đổi để độ phân giải Số bit lớn độ phân giải cao (finer resolution) 8.1.4.4 Độ tuyến tính (linearity) Khi điện tương tự thay đổi với số nhị phân vào ta nói mạch biến đổi có tính tuyến tính 8.1.4.5 Độ (accuracy) Độ (còn gọi độ xác) tuyệt đối DAC hiệu số điện tương tự điện lý thuyết tương ứng với mã số nhị phân vào Hai số nhị phân kế phải cho hai điện tương tự khác 1LSB, khơng mạch tuyến tính khơng (H 8.5) a/ Tuyến tính b/ Tuyến tính khơng (H 8.5) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - 8.2 Biến đổi tương tự - số (analog to digital converter, ADC) 8.2.1 Mạch lấy mẫu giữ (sample anh hold) Để biến đổi tín hiệu tương tự sang tín hiệu số, người ta khơng thể biến đổi giá trị tín hiệu tương tự mà biến đổi số gía trị cụ thể cách lấy mẫu tín hiệu theo chu kỳ xác định nhờ tín hiệu có dạng xung Ngồi ra, mạch biến đổi cần khoảng thời gian cụ thể (khoảng 1µs - 1ms) cần giữ mức tín hiệu biến đổi khoảng thời gian để mạch thực việc biến đổi xác Đó nhiệm vụ mạch lấy mẫu giữ (H 8.6) dạng mạch lấy mẫu giữ bản: Điện tương tự cần biến đổi lấy mẫu thời gian ngắn tụ nạp điện nhanh qua tổng trở thấp OP-AMP transistor dẫn giữ giá trị khoảng thời gian transistor ngưng (tụ phóng chậm qua tổng trở vào lớn OP-AMP) (H 8.6) 8.2.2 Nguyên tắc mạch biến đổi ADC Mạch biến đổi ADC gồm phận trung tâm mạch so sánh (H 8.7) Điện tương tự chưa biết va áp vào ngã vào mạch so sánh, ngã vào nối đến điện tham chiếu thay đổi theo thời gian Vr(t) Khi chuyển đổi điện tham chiếu tăng theo thời gian gần với điện tương tự (với sai số nguyên lượng hóa) Lúc mạch tạo mã số có giá trị ứng với điện vào chưa biết Vậy nhiệm vụ mạch tạo mã số thử số nhị phân cho hiệu số va trị nguyên lượng hóa sau nhỏ 1/2 LSB |va - (VFS / 2n - 1)(B)2 | < 1/2 LSB (H 8.7) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - 8.2.3 Mạch đổi dùng điện tham chiếu nấc thang (a) (H 8.8) (b) Một cách đơn giản để tạo điện tham chiếu có dạng nấc thang dùng mạch DAC mà số nhị phân vào lấy từ mạch đếm lên (H 8.8) Khi có xung bắt đầu FlipFlop mạch đếm đặt nên ngã Q FF lên 1, mở cổng AND cho xung CK vào mạch đếm Ngã mạch đếm tăng dần theo dạng nấc thang (VDAC), điện tham chiếu, Vr nhỏ va, ngã mạch so sánh mức thấp Q tiếp tục mức cao, Vr vùa vượt va ngã mạch so sánh lên cao khiến Q xuống thấp, đóng cổng AND khơng cho xung CK qua mạch đếm ngưng Đồng thời ngã Q lên cao báo kết thúc chuyển đổi Số đếm mạch đếm số nhị phân tương ứng với điện vào Gọi thời gian chuyển đổi tc Thời gian chuyển đổi tùy thuộc điện cần chuyển đổi Thời gian lâu ứng với điện vào trị toàn giai: tc(max) = 2n / fCK=2n TCK Mạch đổi có tốc độ chậm Một cách cải tiến thay mạch đếm lên mạch đếm lên/xuống (H 8.9) Nếu ngã mạch so sánh cho thấy Vr nhỏ va, mạch Logic điều khiển đếm lên ngược lai mạch đếm xuống Nếu va không đổi Vr dao động quanh trị va với hai trị số khác LSB (H 8.9) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - 8.2.4 Mạch đổi lấy gần (sucessive approximation converter) (H 8.10) Mạch đổi lấy gần dùng cách tạo điện tham chiếu cách có hiệu khiến việc chuyển đổi mã số n bit tốn n chu kỳ xung CK Mạch bao gồm: mạch so sánh, mạch ghi dịch đặc biệt (SAR) mạch DAC (H 8.11) (H 8.11) Mạch SAR (H 8.11) mạch ghi dịch có kết hợp điều khiển Logic Mạch gồm FF D mắc thành chuỗi, ngã FF cuối (F) hồi tiếp FF đầu (A) , khối điều khiển gồm cổng AND FF RS có ngã vào tác động mức cao, ngã Q FF RS đưa vào mạch DAC để tạo điện tương tự Vr (dùng so sánh với điện từ mạch lấy mẫu giữ va), đồng thới mã số biến đổi kết thúc _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - Vận hành: Lúc có xung bắt đầu, mạch SAR đặt Ngã DAC làm lệch 1/2 LSB để tạo đặc tính chuyển đổi nói phần trước, kế SAR đưa bit MSB lên cao (bằng cách preset FF A), bit khác 0, số đưa vào mạch DAC để tạo điện tham chiếu Vr để so sánh với va Tùy theo kết so sánh, Vr > va ngã mạch so sánh mức cao khiến SAR bỏ bit MSB có xung CK xuất hiện, Vr < va ngã mạch so sánh mức thấp, khiến SAR giữ bit MSB lại (FF RS giữ nguyên trạng thái) đồng thời đưa bit có nghĩa lên cao (do FF set từ giá trị ngã FF B, trị chuyển từ FF A sang) Mạch so sánh tiếp tục làm việc kết định theo cách thức bit MSB Tiếp tục bit cuối SAR, lúc va gần Vr ta kết chuyển đổi thời gian tối đa n chu kỳ xung đồng hồ Mạch chuyển đổi chấm dứt ngã FF F lên mức cao cho phép mở đệm mã số 8.2.5 Mạch đổi dùng tín hiệu dốc đơn (single ramp converter) Điện chuẩn nấc tạo mạch DAC thay điện tham chiếu có dốc lên liên tục tạo mạch tạo tín hiệu dốc lên (thường mạch tích phân) (H 8.12) Xung bắt đầu đặt mạch đếm n bit khởi động mạch tạo dốc lên để tạo Vr, từ trị âm, Vr cắt trục ngã mạch so sánh lên cao mở cổng AND cho xung CK vào mạch đếm Khi đường dốc đạt trị số trị tương tự cần biến đổi ngã mạch so sánh lên cao đưa ngã Q FF xuống thấp, cổng AND đóng kết thúc chuyển đổi Số đếm mạch đếm tỷ lệ với điện tương tự vào Mạch có khuyết điểm độ dốc Vr tùy thuộc thông số RC mạch tích phân nên khơng xác _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - (H 8.13) 8.2.6 Mạch đổi lấy tích phân (Integrating Converter) (H 8.14) Mạch giải khuyết điểm mạch biến đổi dùng tín hiệu dốc đơn, nghĩa độ xác khơng tùy thuộc RC Xung bắt đầu đưa mạch đếm 0, mạch điều khiển mở khóa S3 mạch tích phân, đóng khóa S1 để đưa tín hiệu tương tự va (giả sử âm) vào mạch tích phân đồng thời mở khóa S2 Ngã mạch tích phân có trị âm nhỏ ban đầu Tín hiệu tương tự vào lấy tích phân, độ dốc -va /RC Khi ngã mạch tích phân vượt trục 0, ngã mạch so sánh lên cao mở cổng _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - 10 AND đưa xung CK vào mạch đếm Không kể lượng lệch âm ban đầu, hiệu ngã mạch tích phân là: VI(t) = ∫ − va dt RC Giả sử va không đổi thời gian chuyển đổi VI(t) = -(va.t /RC) Nếu va âm ngã mạch tích phân đường dốc lên Khi mạch đếm tràn (tức đếm hết dung lượng tự động quay 0) mạch Logic điều khiển mở khóa S1 đóng khóa S2 đưa điện tham chiếu Vr (dương) đến mạch lấy tích phân Ngã mạch tích phân đường dốc xuống với độ dốc -Vr /RC Khi VI xuống 0, mạch so sánh xuống thấp đóng cổng AND kết thúc q trình biến đổi Số đếm sau mạch đếm tỷ lệ với điện tương tự vào Giả sử RC khơng đổi q trình biến đổi, tích phân thời gian t1 tích phân thời gian t2 nên ta có: | va | t1 = Vr.t2 t1 thời gian đếm từ tràn nên t1 = 2n / fCK t2 = N / fCK N số đếm sau Tóm lại ta thấy số đếm không phụ thuộc RC (H 8.15) 8.2.7 Mạch đổi lưỡng cực Một cách đơn giản để thực chuyển đổi tín hiệu tương tự lưỡng cực dùng mạch đảo tương tự mạch so sánh để xác định va âm hay dương để đảo hay không trước đưa vào mạch ADC đơn cực (H 8.16) _ Nguyễn Trung Lập KỸ THUẬT SỐ _ Chương Biến đổi AD & DA VIII - 11 (H 8.16) 8.2.8 Mạch đổi song song (parallel hay flash conversion) Đây mạch đổi có tốc độ chuyển đổi nhanh, đạt vài triệu lần giây, áp dụng vào việc chuyển đổi tín hiệu hình kỹ thuật video Thí dụ để có mạch đổi bit, người ta dùng mạch so sánh ngã vào mạch mã hóa ưu tiên để tạo mã số nhị phân ngã (H 8.17) - Khi va < Vr /10, ngã mạch so sánh lên cao khiến mã số 000 - Khi Vr /10
- Xem thêm -

Xem thêm: Bài giảng hệ thống số, Bài giảng hệ thống số, 2 CỔNG LOGIC CƠ BẢN, 3 THÔNG SỐ KỸ THUẬT CỦA IC SỐ, 6 GIAO TIẾP GIỮA CÁC HỌ IC SỐ, 5 MẠCH KIỂM / PHÁT CHẴN LẺ, ( CHƯƠNG 6: MẠCH LÀM TOÁN, 6 Cộng hai số nhị phân nhiều bit:, 7 Mạch trừ nhị phân:, ( CHƯƠNG 7: BỘ NHỚ BÁN DẪN, 3 Các loại bộ nhớ bán dẫn, 4 MỞ RỘNG BỘ NHỚ, ( CHUONG 8 : BI?N Ð?I AD & DA

Mục lục

Xem thêm

Gợi ý tài liệu liên quan cho bạn