Báo cáo bài tập thiết kế mạch mã hóa 16 bit sang 4 bit

12 154 1
  • Loading ...
1/12 trang

Thông tin tài liệu

Ngày đăng: 28/05/2019, 20:41

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - - BÁO CÁO BÀI TẬP LỚN MÔN ĐIỆN TỬ SỐ Đề tài: Tìm hiểu mạch mã hóa Thiết kế mạch mã hóa 16 bits sang bits Nhóm sinh viên thực hiện: Nhóm Danh sách thành viên nhóm: Trịnh Văn Diệu Nguyễn Trần Minh Quân Lê Anh Hào Nguyễn Đức Hiếu I Lý thuyết mạch mã hóa Mạch mã hóa - Mạch mã hóa mạch logic tổ hợp có M lối vào, lối vào gán số thập phân xác định từ đến M-1 N lối (với ) - Mạch mã hóa có chức biến đổi mã “chọn M” đầu vào thành mã BCD bit chữ số hệ thập phân mã nhị phân N bit đầu Cơ sở mạch mã hóa Xét mạch mã hóa nhị phân từ sang Ta có sơ đồ khối mạch mã hóa sau: Trong đó: - , , , , , , , đầu vào A, B, C đầu Mạch mã hóa nhị phân thực biến đổi tín hiệu đầu vào thành mã nhị phân tương ứng đầu ra, cụ thể sau: 0001 0012 0103 011 1005 1016 110 111 Chọn mức tác động tích cực đầu vào mức logic 1, ta có bảng trạng thái mơ tả hoạt động mạch sau: Các lối vào Các lối 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C 0 0 1 1 B 0 1 0 1 A 1 1 Khi lối vào trạng thái tích cực (mức logic 1) lối vào khơng tích cực nhận mức logic đầu xuất mã nhị phân tương ứng Từ ta có phương trình trạng thái đầu sau: A= + + + B= + + + C= + + + Từ phương trình ta có sơ đồ mạch logic thực q trình mã hóa sau: Mạch mã hóa ưu tiên Nhược điểm mạch mã hóa nêu mục có nhiều lối vào tích cực nhận mã Mạch mã hóa ưu tiên cho phép tạo mã ứng với lối vào có thứ tự cao số lối vào đồng thời tích cực Ví dụ lối vào , , tích cực mã 110 Các lối vào x x x x x x x x x x x x x 0 x x x x x 0 x x x x 0 0 x x x 0 0 x x 0 0 0 x 0 0 0 C 0 0 1 1 Các lối B 0 1 0 1 A 1 1 Để thực mạch mã hóa ưu tiên ta xét logic ưu tiên qua mệnh đề rút từ mạch mã hóa không ưu tiên lối A, B, C a, Đối với A: A = = = = = A = = = = A = = = A = = Vậy A = (.) + ( ) + (.) + b, Đối với B: B = = = = B = = = = B = = B = = Vậy B = (.) + ( ) + + c, Đối với C: C = = = = = Vậy C = + + + Từ ta có mạch logic thực trình mã hóa ưu tiên sau: II Thiết kế mạch mã hóa 16 bit sang bit Linh kiện sử dụng a, IC 74LS148 IC 74LS148 mạch mã hóa ưu tiên từ bit sang bit Sơ đồ chân hình dạng thực tế 74LS148 Logic diagram Bảng chân lý mã hóa ưu tiên vi mạch 74LS148 Thông số Nguồn cung cấp (V) Điện áp ra: (V) (V) Điện áp vào: (V) (V) Giá trị 5% 2.7 0.5 0.8 Giới hạn dòng ra: (mA) -0.4 (mA) Giới hạn dòng vào: (mA) 0.02 (mA) -0.4 Công suất tiêu thụ (mW/cổng) Trễ truyền đạt (ns) 10 Tần số làm việc cực đại (MHz) 35 Các đặc tính điện vi mạch 74LS148 b, IC 74HC00 74HC00 vi mạch chứa cổng NAND đầu vào Sơ đồ chân hình dạng thực tế 74HC00 Thông số Nguồn cung cấp (V) Điện áp ra: (V) (V) Điện áp vào: (V) (V) Giá trị 26 4.5 0.26 3.5 1.5 Giới hạn dòng ra: (mA) -4 (mA) Giới hạn dòng vào: (mA) (mA) -1 Trễ truyền đạt (ns) Tần số làm việc cực đại (MHz) 55 Các đặc tính điện vi mạch 74HC00 Sơ đồ mạch mã hóa ưu tiên 16-4 Mạch mã hóa ưu tiên 16-4 sử dụng vi mạch 74LS148 cổng NAND đầu vào Mạch có 16 đầu vào (tương ứng với 16 số thập phân từ – 15) đầu Bảng chân lý mạch mã hóa ưu tiên 16-4 Các lối vào Các lối x x x x x x x x x x x x x x x x x x x x x x x x x x x x x 1 x x x x x x x x x x x x x 1 x x x x x x x x x x x x 1 1 x x x x x x x x x x x 1 1 x x x x x x x x x x 1 1 1 x x x x x x x x x 1 1 1 x x x x x x x x 1 1 1 1 x x x x x x x 1 1 1 1 x x x x x x Mô phần mềm Proteus Mạch lắp thực tế 1 1 1 1 1 x x x x x 1 1 1 1 1 x x x x 1 1 1 1 1 1 x x x 1 1 1 1 1 1 x x 1 1 1 1 1 1 1 x 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 III Ứng dụng mạch mã hóa hệ vi xử lý Bộ mã hóa bàn phím Bàn phím gồm 10 phím nhấn trạng thái thường mở, có tiếp điểm phía thiết lập mức logic cách nối điện trở lên nguồn +V, tiếp điểm phía nối xuống đất để thiết lập logic Vi mạch mã hóa ưu tiên cao 74LS147 có lối vào từ đến nối với tiếp điểm phía phím nhấn tương ứng Khi phím nhấn lối vào 74LS147 tương ứng với phím xuống mức lối xuất mã BCD đảo số thập phân ứng với phím Khi nhấn đồng thời nhiều phím có mã BCD đảo ứng với số thập phân cao xuất lối ... = + + + Từ ta có mạch logic thực q trình mã hóa ưu tiên sau: II Thiết kế mạch mã hóa 16 bit sang bit Linh kiện sử dụng a, IC 74LS 148 IC 74LS 148 mạch mã hóa ưu tiên từ bit sang bit Sơ đồ chân hình... vi mạch 74HC00 Sơ đồ mạch mã hóa ưu tiên 16- 4 Mạch mã hóa ưu tiên 16- 4 sử dụng vi mạch 74LS 148 cổng NAND đầu vào Mạch có 16 đầu vào (tương ứng với 16 số thập phân từ – 15) đầu Bảng chân lý mạch. .. BCD bit chữ số hệ thập phân mã nhị phân N bit đầu Cơ sở mạch mã hóa Xét mạch mã hóa nhị phân từ sang Ta có sơ đồ khối mạch mã hóa sau: Trong đó: - , , , , , , , đầu vào A, B, C đầu Mạch mã hóa
- Xem thêm -

Xem thêm: Báo cáo bài tập thiết kế mạch mã hóa 16 bit sang 4 bit, Báo cáo bài tập thiết kế mạch mã hóa 16 bit sang 4 bit

Từ khóa liên quan

Gợi ý tài liệu liên quan cho bạn