Thiết kế mạch đồng hồ sử dụng IC 555 và 74LS192 ( hh:mm:ss chế độ 12h AM:PM)

18 24 0
  • Loading ...
1/18 trang

Thông tin tài liệu

Ngày đăng: 05/05/2019, 09:00

CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY VÀ MẠCH DAO ĐỘNG1. Tổng hợp mạch logic tổ hợp1.1 Khái quátMạch logic tổ hợp là mạch logic, ở đó giá trị logic của các tín hiệu ra không phụ thuộc vào trạng thái của của mạch, mà hoàn toàn xác định bởi giá trị logic của các cửa vào của mạch ở thời điểm đó.Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ các bước sau đây: Lập bảng chức năng logic của mạch, đó là bảng chân lí hay bảng trạng thái, là bảng giá trị biến ra tương ứng với từng tổ hợp của các biến vào. Từ trạng thái xác định biểu thức hàm logic hoặc bảng các nô. Tiến hành tối thiểu hóa hàm logic và đưa về dạng thuận lợi để khai triển hàm thông qua các mạch logic cơ bản.1.2 Các phương pháp tối thiểu hóa hàm logicCó nhiều phương pháp để tối thiểu hàm logic. Ở đây giới thiệu 2 phương pháp.Tối thiểu hóa hàm logic bằng biểu đồ các nô còn được gọi là phương pháp dùng hình vẽ. Phương pháp gồm những bước sau:Bước 1: Mô tả hàm logic, nghĩa là đưa hàm logic cần tối thiểu hóa về dạng chuẩn tắc tổng đầy đủ (dạng tổng các tích,dạng ORAND) ở dạng bảng chân lý của hàm số. Mỗi tích trong đó gồm đầy đủ các biến là nguyên biến, nếu biến có giá trị 1, hoặc phủ định của biến, nếu có giá trị không nhưng không quá một lần.Bước 2: Lập bảng các nô làm cho hàm logic cần tối thiểu hóa theo bảng chân lí đã lập. Số ô của bảng bằng số tích có thể ( 2n ô) của hàm logic. Mỗi tích trong mỗi ô (theo hàng ,cột) cạnh nhau chỉ có một biến thay đổi giá trị. Các ô tạo thành hàng và cột: đầu mỗi hàng cột,cột ghi tổ hợp các biến tương ứng. Các hàng,cột kề nhau hoặc đối xứng nhau chỉ khác nhau 1 biến. Trong mỗi ô ghi giá trị của hàm số tương ứng với tích các biến (là 0 hặc 1). Có thể ghi bổ sung cả thứ tự của ô theo số hệ đếm nhị phân.Bước 3: Lập các nhóm ô độc lập,ta chỉ cần quan tâm đến các ô số có giá trị 1. Nhóm các ô có 1 thành nhóm gồm các ô có 1 kề nhau kể cả các ô ở biên miền, số ô trong 1 nhóm là 1, 2, 4, 8...ô (là hàm mũ 2n), sao cho 2 ô liền kề chỉ có 1 biến thay đổi giá trị. Trong đó, một ô có thể tham gia vào một vài nhóm khác nhau. Các nhóm độc lập phải khác nahu ít nhất 1 ô. Các nhóm được lập phải khác nhau ít nhất 1 ô. Các nhóm được lập phải phủ hết các ô có giá trị 1 của bảng.Bước 4: Viết biểu thức hàm logic đã tối thiểu hóa ở dạng tổng các tích. Tương ứng với mỗi nhóm thành lập một tích các biến sau khi đã loại các biến thay đổi giá trị của các ô trong nhóm. Viết biểu thức hàm logic đã tối thiểu hóa: đó là tổng các tích đã xác định, chỉ sử dụng các tích của 1 số nhóm sao cho các ô của chúng phủ hết các ô có 1 của bảng.1.3 Tổng hợp hàm logic ràng buộcKhái niệm về hàm logic ràng buộcHàm số n biến có 2n tổ hợp biến , tương ứng với mỗi tổ hợp biến đó hàm số có giá trị 1 hoặc 0. Nhưng cũng có những trường hợp, với một số tổ hợp biến số hàm số của các biến đó không xác định được giá trị theo một điều kiện nào đó.Phần tử ràng buộc hay số hạng ràng buộc là tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc luôn bằng 0.Hàm logic ràng buộc là hàm sô logic xác định với điều kiện ràng buộc.Để mô tả hàm logic ràng buộc cũng thường sử dụng bảng chân lý, bằng biểu thức chân lý hặc dùng bảng các nô.Trong bảng chân lý của giá trị hàm số tương ứng với số hạng ràng buộc được đánh dấu “X”. Ví dụ, bảng chân lý của hàm logic ràng buộc 3 biến ở dạng tổng tích như bảng 1.3. Hàm số có các phần tử ràng buộc là tổ hợp các biến thứ 4, 5, 6 có các tích tương ứng là C.¯B.A, C.¯B.¯A, C.B.¯A .Khi biểu diễn hàm logic ràng buộc bằng biểu thức thì khi viết biểu thức logic của hàm số cần viết kèm theo điều kiện ràng buộc.Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ như ở bảng 1.3 cùng với điều kiện ràng buộc là: Z(C, B, A)=CBA với C.B.¯A + C.¯B.¯A + C.¯B.A =0 Lời nói đầu Ngày nghành kĩ thuật điện tử có vai trò quan trọng sống người Các hệ thống điện tử ngày đa dạng thay công việc hàng ngày người từ công việc đơn giản đến phức tạp Các hệ thống thiết kế theo hệ thống tương tự hệ thống số Tuy nhiên hệ thống điện tử thông minh người ta thường sử dụng hệ thống số hệ thống tương tự số ưu điểm vượt trội mà hệ thống số đem lại là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt vận hành Để làm điều cần nắm kiến thức mơn “Vi mạch tương tự & Vi mạch số”, hiểu cấu trúc chức số IC số, mạch giải mã, cổng logic số kiến thức linh kiện điện tử Sau thời gian học tập tìm hiểu tài liệu mơn học “Vi mạch tương tự & Vi mạch số”,cùng với giảng dạy hướng dẫn thầy giáo, nhóm em xin trình bày đề tài: “Thiết kế mạch đồng hồ sử dụng IC 555 74LS192 (Mạch dùng để hiển thị thời gian hh:mm:ss theo chế độ 12h AM:PM)” vào đề tài tập lớn,với mong muốn áp dụng kiến thức học vào thực tế phục vụ nhu cầu đời sống người Mặc dù có nhiều cố gắng q trình thực đề tài khơng tránh khỏi sai sót cách trình bày phần thể đề tài Mong thầy cơ,và bạn góp ý kiến bổ sung đề tài nhóm em hồn thiện Chúng em xin chân thành cảm ơn Bài tập lớn vi mạch tương tự vi mạch số Mục lục Lời nói đầu CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY MẠCH DAO ĐỘNG Tổng hợp mạch logic tổ hợp 1.1 Khái quát 1.2 Các phương pháp tối thiểu hóa hàm logic 1.3 Tổng hợp hàm logic ràng buộc 1.4 Bộ mã hóa 1.5 Bộ giải mã 1.6 Bộ so sánh, cộng , chon kênh, Rom Mạch dãy 2.1 Đai cương mạch dãy 2.2 Bộ đếm 2.3 Bộ nhớ 2.4 Bộ tạo xung 2.5 Bộ nhớ RAM dụng cụ ghép điện tích CCD 3.Mạch dao động 3.1 Bộ phát xung 3.2 Trigo smit 3.3 Mạch đa hài đợi 3.4 IC định thời họ CMOS CHƯƠNG 2: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ Các linh liện cần dùng đề tài 1.1 IC 555 1.2 74LS192 10 CHƯƠNG 3: XÂY DỰNG CHƯƠNG TRÌNH MƠ PHỎNG .11 Bài tập lớn vi mạch tương tự vi mạch số CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY MẠCH DAO ĐỘNG Tổng hợp mạch logic tổ hợp 1.1 Khái quát Mạch logic tổ hợp mạch logic, giá trị logic tín hiệu không phụ thuộc vào trạng thái của mạch, mà hoàn toàn xác định giá trị logic cửa vào mạch thời điểm Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ bước sau đây: - Lập bảng chức logic mạch, bảng chân lí hay bảng trạng thái, bảng giá trị biến tương ứng với tổ hợp biến vào - Từ trạng thái xác định biểu thức hàm logic bảng nô - Tiến hành tối thiểu hóa hàm logic đưa dạng thuận lợi để khai triển hàm thông qua mạch logic 1.2 Các phương pháp tối thiểu hóa hàm logic Có nhiều phương pháp để tối thiểu hàm logic Ở giới thiệu phương pháp Tối thiểu hóa hàm logic biểu đồ nơ gọi phương pháp dùng hình vẽ Phương pháp gồm bước sau: Bước 1: Mô tả hàm logic, nghĩa đưa hàm logic cần tối thiểu hóa dạng chuẩn tắc tổng đầy đủ (dạng tổng tích,dạng OR-AND) dạng bảng chân lý hàm số Mỗi tích gồm đầy đủ biến nguyên biến, biến có giá trị 1, phủ định biến, có giá trị khơng khơng lần Bước 2: Lập bảng nô làm cho hàm logic cần tối thiểu hóa theo bảng chân lí lập Số bảng số tích ( 2𝑛 ơ) hàm logic Mỗi tích (theo hàng ,cột) cạnh có biến thay đổi giá trị Các ô tạo thành hàng cột: đầu hàng cột,cột ghi tổ hợp biến tương ứng Các hàng,cột kề đối xứng khác biến Trong ô ghi giá trị hàm số tương ứng với tích biến (là hặc 1) Có thể ghi bổ sung thứ tự ô theo số hệ đếm nhị phân Bước 3: Lập nhóm độc lập,ta cần quan tâm đến số có giá trị Nhóm có thành nhóm gồm có kề kể biên miền, số nhóm 1, 2, 4, ô (là hàm mũ 2𝑛 ), cho liền kề có biến thay đổi giá trị Trong đó, tham gia vào vài nhóm khác Các nhóm độc lập phải khác nahu Các nhóm lập phải Bài tập lớn vi mạch tương tự vi mạch số khác ô Các nhóm lập phải phủ hết ô có giá trị bảng Bước 4: Viết biểu thức hàm logic tối thiểu hóa dạng tổng tích Tương ứng với nhóm thành lập tích biến sau loại biến thay đổi giá trị nhóm Viết biểu thức hàm logic tối thiểu hóa: tổng tích xác định, sử dụng tích số nhóm cho chúng phủ hết có bảng 1.3 Tổng hợp hàm logic ràng buộc Khái niệm hàm logic ràng buộc Hàm số n biến có 2𝑛 tổ hợp biến , tương ứng với tổ hợp biến hàm số có giá trị Nhưng có trường hợp, với số tổ hợp biến số hàm số biến khơng xác định giá trị theo điều kiện Phần tử ràng buộc hay số hạng ràng buộc tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc Hàm logic ràng buộc hàm sô logic xác định với điều kiện ràng buộc.Để mô tả hàm logic ràng buộc thường sử dụng bảng chân lý, biểu thức chân lý hặc dùng bảng nô Trong bảng chân lý giá trị hàm số tương ứng với số hạng ràng buộc đánh dấu “X” Ví dụ, bảng chân lý hàm logic ràng buộc biến dạng tổng tích bảng 1.3 Hàm số có phần tử ràng buộc tổ hợp biến thứ 4, 5, có tích tương ứng 𝐶 𝐵 𝐴, 𝐶 𝐵 𝐴, 𝐶 𝐵 𝐴 Khi biểu diễn hàm logic ràng buộc biểu thức viết biểu thức logic hàm số cần viết kèm theo điều kiện ràng buộc Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ bảng 1.3 với điều kiện ràng buộc là: Z(C, B, A)=CBA với 𝐶 𝐵 𝐴 + 𝐶 𝐵 𝐴 + 𝐶 𝐵 𝐴 =0 Thứ tự C B A Z Thứ tự C B A 0 0 0 0 1 0 1 1 1 Bảng 1.3 :Bảng chân lý hàm logic ràng buộc biến dạng tổng tích Z X X X Khi dùng bảng nô để mô tả hàm logic ràng buộc ta sử dụng dấu “X” Bài tập lớn vi mạch tương tự vi mạch số Tại ô tương ứng với tổ hợp biến số hạng ràng buộc Ví dụ hàm số mơ tả ô ứng với tooer hợp biến số hạng ràng buộc.Ví dụ hàm số mơ tả bảng chân lý bảng 1.3 có bảng nơ hình: BA 00 01 11 10 C 0 0 x x x Bảng 1.3.2 :Bảng Các nô hàm logic ràng buộc biến Tối thiểu hóa hàm logic ràng buộc Cũng sử dụng phương pháp khác để tối thiểu hóa hàm logic ràng buộc Trong mục giới thiệu phương pháp tối thiểu hóa cơng thức dùng bảng Các nô Phương pháp tối thiểu hóa cơng thức, ngồi việc sử dụng quan hệ logic ràng biết, ta dựa vào vấn đề điều kiện ràng buộc luôn 0, nên sử dụng để thêm vào mơ tả hàm số dạng OR-AND, loại khỏi biểu thức mơ tả hàm số, thân hàm logic ràng buộc tương ứng không thay đổi Trên sở sử dụng cơng thức định lý đại số để tối thiểu hóa hàm logic ràng buộc Trong phương pháp tối thiểu hóa ràng buộc Các nô ta việc mô tả hàm logic bảng nơ.Ta sử dụng có dấu “X” với đóhàm logic ràng buộc có giá trị để lập nhóm để tối thiểu hóa 1.4 Bộ mã hóa Mã hóa dùng văn tự, kí hiệu hay mã để biểu thụi đối tượng xác định Bộ mã hóa mạch điện thực thao tác mã hóa Các mã hóa: - Bộ mã hóa nhị phân: mạch điện dùng n bit để mã hóa N=2𝑛 tín hiệu - Bộ mã hóa nhị - thập phân:là mạch điện chyển mã hệ thập phân bao gồm 10 chữ số 0, 1, 2, thành mã hệ nhị phân Đầu vào 10 chữ số, đầu nhóm mã số nhị phân, - Bộ mã ưu tiên:Bộ mã ưu tiên có thể có nhiều tín hiệu đồng thời đưa tới, mạch tiến hành mã hóa tín hiệu đầu vào có cấp ưu tiên cao thời điểm xét Bài tập lớn vi mạch tương tự vi mạch số 1.5 Bộ giải mã Giải mã trình phiên dịch hàm ý gán cho từ mã Bộ giải mã mạch điện thực giải mã từ mã tín hiệu đầu ra, biểu thị tin tức vốn có - Bộ giải mã nhị phân: Thực phiên dịch từ mã nhị phân thành thành tín hiệu đầu Nếu từ mã đầu vào có n bit có 2𝑛 tín hiệu đầu tương ứng với từ mã - Bộ giải mã (BCD) – thập phân Là giải mã thực chuyển đổi từ mã BCD thành 10 tín hiệu đầu tương ứng 10 chữ số hệ thập phân - Bộ giải mã hiển thị kí tự Hai loại hiển thị số: + linh kiện hiển thị bán dẫn + đèn hiển thị số chân không 1.6 Bộ so sánh, cộng , chon kênh, Rom Mạch dãy 2.1 Đai cương mạch dãy a.Đặc điểm Một mạch điện gọi mạch dãy trạng thái đầu ổn định thời điểm xét khơng phụ thuộc vào trạng thái đầu với thời điểm mà phụ thuộc vào trạng thái thân mạch điện thời điểm trước b Phương pháp phân tích chức logic mạch dãy - Viết phương trình - Tìm phương trình trạng thái - tính toán - Vẽ bảng trạng thái 2.2 Bộ đếm - Bộ đếm đồng bộ: + đếm nhị phân đồng bộ: cấu trúc Flip Flop T + Bộ đếm thập phân đồng + Bộ đếm N phân đồng - Bộ đếm dị bộ: + Bộ đếm nhị phân dị + Bộ đếm thập phân dị - Bộ đếm IC cỡ trung Bài tập lớn vi mạch tương tự vi mạch số 2.3 Bộ nhớ - Bộ nhớ bản: mạch điện có chức tiếp nhận tín hiệu nhị phân mã hóa xóa tín hiệu nhớ trước - Bộ ghi dịch 2.4 Bộ tạo xung 2.5 Bộ nhớ RAM dụng cụ ghép điện tích CCD 3.Mạch dao động 3.1 Bộ phát xung - Bộ dao động đa hài cổng NAND TTL - Bộ dao động đa hài vòng RC - Bộ dao động đa hài thạch anh - Bộ dao động đa hài CMOS 3.2 Trigo smit - Trigo smit biến đổi dạng xung, biến đổi vô chậm chạm đầu vào tạo thành dạng xung vuông thỏa mãn yêu cầu mạch số đầu - Có ứng dụng rộng mạch phát xung tạo dạng xung 3.3 Mạch đa hài đợi - Mạch đa hài đợi CMOS - Đa hài đợi họ TTL Bài tập lớn vi mạch tương tự vi mạch số 3.4 IC định thời họ CMOS CHƯƠNG 2: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ Các linh liện cần dùng đề tài 1.1 IC 555 Hình: IC 555 a Thơng số + Điện áp đầu vào : 2-18V(tùy vào loại 555: LM555, NE 555, NE 7555 ) + Dòng tiêu thụ:6 mA – 15mA + Điện áp logic mức cao: 0.5 – 15V + Điện áp logic mức thấp: 0.03 – 0.06V + Công suất tiêu thụ (max) 600mW b Chức + Tạo xung +Điều chế độ rộng xung (PWM) + Điều chế vị trí xung (PPM)(hay dùng thu phát hồng ngoại) c Chức chân Chân số 1(GND): cho nối GND để lấy dòng cấp cho IC hay chân gọi chân chung + Chân số 2(TRIGGER): Đây chân đầu vào thấp điện áp so sánh dùng chân chốt hay ngõ vào tần so áp.Mạch so sánh dùng transitor PNP với mức điện áp chuẩn 2/3Vcc Bài tập lớn vi mạch tương tự vi mạch số + Chân số 3(OUTPUT): Chân chân dùng để lấy tín hiệu logic Trạng thái tín hiệu xác định theo mức 1 mức cao tương ứng với gần Vcc (PWM=100%) mức tương đương với 0V mà thực tế mức ko 0V mà khoảng từ (0.35 ->0.75V) + Chân số 4(RESET): Dùng lập định mức trạng thái Khi chân số nối masse ngõ mức thấp Còn chân nối vào mức áp cao trạng thái ngõ tùy theo mức áp chân 6.Nhưng mà mạch để tạo dao động thường hay nối chân lên VCC + Chân số 5(CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn IC 555 theo mức biến áp hay dùng điện trở cho nối GND Chân khơng nối mà để giảm trừ nhiễu người ta thường nối chân số xuống GND thông qua tụ điện từ 0.01uF đến 0.1uF tụ lọc nhiễu giữ cho điện áp chuẩn ổn định + Chân số 6(THRESHOLD) : chân đầu vào so sánh điện áp khác dùng chân chốt + Chân số 7(DISCHAGER) : xem chân khóa điện tử chịu điều khiển bỡi tầng logic chân Khi chân mức áp thấp khóa đóng lại.ngược lại mở Chân tự nạp xả điện cho mạch R-C lúc IC 555 dùng tầng dao động + Chân số (Vcc): Khơng cần nói bít chân cung cấp áp dòng cho IC hoạt động Khơng có chân coi IC chết Nó cấp điện áp từ 2V ->18V (Tùy loại 555 thấp NE7555) IC555 gồm chân Bài tập lớn vi mạch tương tự vi mạch số 1.2 74LS192 a Chức 74192 loại IC số sử dụng để thực phép đếm Ngoài khả đếm IC 7490 , 74192 có khả đếm lùi b Chức chân + IC 74192 IC đếm BCD + QA , Các giá trị thể chân QB , QC , QD QA LSB QD MSB + Các chân A , B , C , D chân để điều khiển giá trị bắt đầu đếm + Chân DOWN chân có xung kích vào giá trị đếm xuống + Chân UP chân có xung kích vào giá trị đếm lên + Chân VCC chân cấp nguồn chân GND chân nối mass + Chân CO\ chân BO\ dùng để liên kết với IC 74192 khác để đếm giá trị cao + Chân CLR dùng để xóa giá trị Hình ảnh 74LS192 10 Bài tập lớn vi mạch tương tự vi mạch số - Ngồi linh kiện nêu ta cần có: IC 7447, đế IC 16, ic LM 7805, ic logic 7404(NOT),7432(OR),7408(AND), phíp mặt, trở,tụ gốm, tụ hóa, diode, led,nút ấn CHƯƠNG 3: XÂY DỰNG CHƯƠNG TRÌNH MÔ PHỎNG 11 Bài tập lớn vi mạch tương tự vi mạch số * Sơ đồ khối Mạch gồm có khối: - Bộ tạo xung - Bộ đếm - Bộ giải mã hiển thị - Bộ hiển thị - Bộ nguồn Chức khối 12 Bài tập lớn vi mạch tương tự vi mạch số a Bộ nguồn Bộ nguồn cung cấp cho toàn mạch ta dùng nguồn chiều khoảng 5V cung cấp cho toàn IC 555 đếm 74LS192 b Bộ tạo xung Dùng IC555 để tạo xung nhịp c Bộ đếm Dùng 74LS192 để thực phép đếm d Bộ giải mã hiển thị Dùng IC 7447 Sơ đồ chân 13 Bài tập lớn vi mạch tương tự vi mạch số Chức ứng dụng: Đây IC giải mã kí giành riêng cho LED Anot chung Ứng dụng ta cần hiển thị số LED mạch số mà không cần dùng vi sử lý muốn tiết kiệm chân Cách thức hoạt động - Sơ đồ nguyên lý: Như sơ đồ trên, A,B,C,D ( Nối với Vi xử lý, mạch số counter, ), BI/RBO,RBI,LT ( chân điều khiển 7447, tùy thuộc vào nhu cầu nối khác nhau), Chân QA,QB,QC,QD,QE,QF,QG nối với chân a,b,c,d,e,f,g led anot chung - Mô tả cách thức hoạt động sau: PORT A,B,C,D : đầu vào 7447, nhận giá trị theo nhị phân (BCD) từ tới 15, tương ứng với mối giá trị nhận giải mã đầu Q tương ứng PORT QA-QG: Nối trực tiếp LED với QA=a, QB=b, QC=c, QD=d, QE=e, QF=f, QG=g, giá trị LED phụ thuộc vào PORT A,B,C,D theo bảng sau: 14 Bài tập lớn vi mạch tương tự vi mạch số BI/RBO,RBI,LT : Chân điều khiển 7447, để hiểu rõ bạn cần đọc tìm hiểu mức bảng logic sau (Để kích hoạt IC 7447 hoạt động cần nối BI/RBO=LT=1 ) e Bộ hiển thị Dùng LED để hiển thị Cấu tạo 15 Bài tập lớn vi mạch tương tự vi mạch số - Led đoạn có cấu tạo bao gồm led đơn xếp theo hình phía có thêm led đơn hình tròn nhỏ thể dấu chấm tròn góc dưới, bên phải led - led đơn led có Anode (cực +) Cathode (cực -) nối chung với vào điểm đưa chân ngồi để kết nối với mạch điện cực lại led đơn led đoạn cực led đơn góc dưới, bên phải led đoạn đưa thành chân riêng để điều khiển cho led sáng tắt theo ý muốn - Nếu led đoạn có Anode (cực +) chung, đầu chung nối với +Vcc, chân lại dùng để điều khiển trạng thái sáng tắt led đơn, led sáng tín hiệu đặt vào chân mức - Nếu led đoạn có Cathode (cực -) chung, đầu chung nối xuống Ground (hay Mass), chân lại dùng để điều khiển trạng thái sáng tắt led đơn, led sáng tín hiệu đặt vào chân mức Nguyên lí hoạt động Ngun tắc chung: Muốn LED sáng LED phải phân cực thuận Do muốn tạo chữ số ta cần cho LED vị trí tương ứng sáng lên.Bảng mơ tả cách tạo chữ số để hiển thị LED thanh: +Dương chung 16 Bài tập lớn vi mạch tương tự vi mạch số + Âm chung * Nguyên lý hoạt động mạch: Xung truyền vào IC 192, IC192 đếm số xung trả giá trị BCD Giá trị truyền vào IC7447 có chức giải mã giá trị BCD, chuyển vào 17 Bài tập lớn vi mạch tương tự vi mạch số chân LED thanh, chân nhận giá trị LED biểu thị cho chân sáng( Vì LED set anot chung) chân có giá trị led biểu thị chân tắt HẾT 18 Bài tập lớn vi mạch tương tự vi mạch số ... cho IC hoạt động Khơng có chân coi IC chết Nó cấp điện áp từ 2V ->18V (Tùy loại 555 thấp NE7555) IC555 gồm chân Bài tập lớn vi mạch tương tự vi mạch số 1.2 74LS192 a Chức 74192 loại IC số sử dụng... toàn mạch ta dùng nguồn chiều khoảng 5V cung cấp cho toàn IC 555 đếm 74LS192 b Bộ tạo xung Dùng IC555 để tạo xung nhịp c Bộ đếm Dùng 74LS192 để thực phép đếm d Bộ giải mã hiển thị Dùng IC 7447
- Xem thêm -

Xem thêm: Thiết kế mạch đồng hồ sử dụng IC 555 và 74LS192 ( hh:mm:ss chế độ 12h AM:PM), Thiết kế mạch đồng hồ sử dụng IC 555 và 74LS192 ( hh:mm:ss chế độ 12h AM:PM)

Từ khóa liên quan

Gợi ý tài liệu liên quan cho bạn