Thiết kế mạch dãy logic kiểm tra tính chẵn lẻ của một dãy dữ liệu nhị phân liên tục được đưa đến đầu vào

19 23 0
  • Loading ...
1/19 trang

Thông tin tài liệu

Ngày đăng: 04/05/2019, 21:00

ĐỀ TÀI: THIẾT KẾ MẠCH DÃY LOGIC YÊU CẦU: Một mạch dãy Logic sử dụng để kiểm tra tính chẵn lẻ dãy liệu nhị phân liên tục đưa đến đầu vào Nếu số chữ số nhận lẻ mạch đưa tín hiệu Z = Nếu hai chữ số liên tiếp đầu vào mạch quay tở lại trạng thái ban đầu lại bắt đầu kiểm tra dãy liệu Thiết kế mạch thực chức Mục Lục I Giơi thiêu chung II Sơ đồ khối III Thiết kế cụ thể cho từng khối IV Sơ đồ mạch hoàn chỉnh I Giới thiêu chung II Sơ đồ khối Mạch cần tạo là mạch dãy Logic sử dụng để kiểm tra tính chẵn lẻ dãy liệu nhị phân liên tục đưa đến đầu vào Nếu số chữ số nhận là lẻ mạch đưa tín hiệu là Z = và LED hiên thị sang Nếu hai chữ số liên tiếp đầu vào mạch quay trở lại trạng thai ban đầu và lại bắt đầu kiểm tra dãy liệu Dãy tín hiệu vào XUNG CLK ( HZ ) Bô hợp kênh ( Chuyển từ song song sang nối tiếp) IC 74151 Bô phân kênh ( chuyển từ nối tiếp sang song song) Hiên Thị Nếu số chữ số là lẻ LED sang Kiểm tra tính chẵn lẻ IC 74138 III Thiết kế cụ thể khối 3-1 Khối tạo xung clock chuẩn IC 555 IC 555 1.Thông số + Điện ap đầu vào : - 18V ( Tùy từng loại 555 : LM555, NE555, NE7555 ) + Dòng tiêu thụ : 6mA - 15mA + Điện ap logic mức cao : 0.5 - 15V + Điện ap logic mức thấp : 0.03 - 0.06V + Công suất tiêu thụ (max) 600mW Chức 555 + Tạo xung + Điều chế độ rộng xung (PWM) + Điều chế vị trí xung (PPM) (Hay dùng thu phat hồng ngoại) Bố trí chân sơ đờ ngun lý Hình dạng 555 hình và hình Loại chân hình tròn và loại chân hình vng Nhưng thị trường Việt Nam chủ yếu là loại chân vuông Gồm mạch phân ap với điện trở R (100k) nối với chân Chân bao gồm nguồn nuôi cac so sanh và cac cổng logic mạch Nhìn hình ta thấy cấu trúc 555 tương đương với 20 transitor , 15 điện trở và diode và phụ thuộc vào nhà sản xuất Trong mạch tương đương có : đầu vào kích thích , khối so sanh, khối điều khiển chức hay công suất đầu ra.Một số đặc tính 555 là : Điện ap cung cấp nằm khoảng từ 3V đến 18V, dòng cung cấp từ đến mA Dòng điện ngưỡng xac định gia trị lớn R + R Để điện ap 15V điện trở R + R phải là 20M Tất cac IC thời gian cần tụ điện ngoài để tạo thời gian đóng cắt xung đầu Nó là chu kì hữu hạn tụ điện (C) nạp điện hay phòng điện thơng qua điện trở R Thời gian này xac định thông qua điện trở R và tụ điện C Mạch nạp RC hình Giả sử tụ ban đầu phóng điện Khi mà đóng cơng tắc tụ điện bắt đầu nạp thông qua điện trở Điện ap qua tụ điện từ gia trị lên đến gia trị định mức vào tụ Đường cong nạp thể qua hình 4A.Thời gian tụ điện nạp đến 63.2% điện ap cung cấp và hiểu thời gian này là số Gia trị thời gian tính cơng thức đơn giản sau: t = R.C Đầu so sanh nối với đầu vào Trigo RS Trigo RS sử dụng mạch này dùng với cac cổng NOR, mức tích cực là mức cao Chân nối với đầu cổng NOR thông qua cổng NOT có tac dụng điều khiển hoạt đọng cuar Trigo.Khi điện ap chân mức cao ( mức ) trigo hoạt động bình thường mức thấp ( mức ) cấm trigo hoạt động Chức chân IC 555: IC NE555 N gờm có chân + Chân số 1(GND): cho nối GND để lấy dòng cấp cho IC hay chân gọi là chân chung + Chân số 2(TRIGGER): Chân kích thích Đây là chân đầu vào thấp điện ap so sanh và dùng chân chốt hay ngõ vào tần so ap.Mạch so sanh dùng cac transitor PNP với mức điện ap chuẩn là 2/3Vcc + Chân số 3(OUTPUT): Đầu Chân này là chân dùng để lấy tín hiệu logic Trạng thai tín hiệu xac định theo mức và 1 là mức cao tương ứng với gần Vcc (PWM=100%) và mức tương đương với 0V mà thực tế mức này ko 0V mà khoảng từ (0.35 ->0.75V) + Chân số 4(RESET): Xóa Dùng lập định mức trạng thai Khi chân số nối masse ngõ mức thấp Còn chân nối vào mức ap cao trạng thai ngõ tùy theo mức ap chân và 6.Nhưng mà mạch để tạo dao động thường hay nối chân này lên VCC + Chân số 5(CONTROL VOLTAGE): Điện ap điều khiển Dùng làm thay đổi mức ap chuẩn IC 555 theo cac mức biến ap ngoài hay dùng cac điện trở ngoài cho nối GND Chân này khơng nối mà để giảm trừ nhiễu người ta thường nối chân số xuống GND thông qua tụ điện từ 0.01uF đến 0.1uF cac tụ này lọc nhiễu và giữ cho điện ap chuẩn ổn định + Chân số 6:(THRESHOLD) : Chân ngưỡng Là chân đầu vào so sanh điện ap khac và dùng chân chốt + Chân số 7(DISCHAGER) : Đầu phóng điện Có thể xem chân này khóa điện tử và chịu điều khiển bỡi tầng logic chân Khi chân mức ap thấp khóa này đóng lại.ngược lại mở Chân tự nạp xả điện cho mạch R-C lúc IC 555 dùng tầng dao động + Chân số (Vcc): Nguồn Vcc Khơng cần nói bít là chân cung cấp ap và dòng cho IC hoạt động Khơng có chân này coi IC chết Nó cấp điện ap từ 2V >18V (Tùy từng loại 555 thấp là NE7555) Cấu tạo bên nguyên lý hoạt động IC 555: a Cấu tạo bên Nhìn sơ đồ cấu tạo ta thấy cấu trúc 555 gồm : OPAM, điện trở, transitor, FF ( là FF RS): - OP-amp có tac dụng so sanh điện ap - Transistor để xả điện - Bên gồm điện trở mắc nối tiếp chia điện ap VCC thành phần Cấu tạo này tạo nên điện ap chuẩn Điện ap 1/3 VCC nối vào chân dương Op-amp và điện ap 2/3 VCC nối vào chân âm Opamp Khi điện ap chân nhỏ 1/3 VCC, chân S = [1] và FF kích Khi điện ap chân lớn 2/3 VCC, chân R FF = [1] và FF reset b Nguyên lí hoạt động Ở mạch H: mức cao và gần Vcc; L là mức thấp và 0V Sử dụng FF - RS Khi S = [1] Q = [1] và = Q- = [ 0] Sau đó, S = [0] Q = [1] và =Q- = [0] Khi R = [1] = [1] và Q = [0] Khi S = [1] Q = [1] và R = [1] Q = [0] Q-= [1], transisitor mở dẫn, cực C nối đất Cho nên điện ap không nạp vào tụ C, điện ap chân không vượt qua V2 Do lối Op-amp mức 0, FF khơng reset Khi đóng mạch, tụ C nạp qua Ra, Rb, với thời (Ra+Rb)C * Tụ C nạp từ điện Áp 0V -> Vcc/3: - Lúc này V+1(V+ Opamp1) > V-1 Do O1 (ngõ Opamp1) có mức logic 1(H) - V+2 < V-2 (V-2 = 2Vcc/3) Do O2 = 0(L) - R = 0, S = > Q = 1, /Q (Q đảo) = - Q = > Ngõ = - /Q = > Transistor hồi tiếp không dẫn * Tụ C tiếp tụ nạp từ điện ap Vcc/3 -> 2Vcc/3: - Lúc này, V+1 < V-1 Do O1 = - V+2 < V-2 Do O2 = - R = 0, S = > Q, /Q giứ trạng thai trước (Q=1, /Q=0) - Transistor ko dẫn ! * Tụ C nạp qua ngưỡng 2Vcc/3: - Lúc này, V+1 < V-1 Do O1 = - V+2 > V-2 Do O2 = - R = 1, S = > Q=0, /Q = - Q = > Ngõ đảo trạng thai = - /Q = > Transistor dẫn, điện ap chân xuống 0V ! - Tụ C xả qua Rb Với thời Rb.C - Điện ap tụ C giảm xuống tụ C xả, làm cho điện ap tụ C nhảy xuống 2Vcc/3 * Tụ C tiếp tục "XẢ" từ điện ap 2Vcc/3 > Vcc/3: - Lúc này, V+1 < V-1 Do O1 = - V+2 < V-2 Do O2 = - R = 0, S = > Q, /Q giứ trạng thai trước (Q=0, /Q=1) - Transistor dẫn ! * Tụ C xả qua ngưỡng Vcc/3: - Lúc này V+1 > V-1 Do O1 = - V+2 < V-2 (V-2 = 2Vcc/3) Do O2 = - R = 0, S = > Q = 1, /Q (Q đảo) = - Q = > Ngõ = - /Q = > Transistor không dẫn -> chân không = 0V và tụ C lại nạp điện với điện ap ban đầu là Vcc/3 Tóm lại: Trong qua trình hoạt động bình thường 555, điện ap tụ C dao động quanh điện ap Vcc/3 -> 2Vcc/3 (Xem dường đặc tính tụ điện phóng nạp trên) - Khi nạp điện, tụ C nạp điện với điện ap ban đầu là Vcc/3, và kết thúc nạp thời điểm điện ap C 2Vcc/3.Nạp điện với thời là (Ra+Rb)C - Khi xả điện, tụ C xả điện với điện ap ban đầu là 2Vcc/3, và kết thúc xả thời điểm điện ap C Vcc/3 Xả điện với thời là Rb.C - Thời gian mức ngõ là thời gian nạp điện, mức là xả điện Tính tần số, điều chế độ rộng xung: Nhìn vào sơ đồ mạch ta có cơng thức tính tần số , độ rộng xung + Tần số tín hiệu đầu là f = 1/(ln2.C.(R1 + 2R2)) + Chu kì tín hiệu đầu : t = 1/f + Thời gian xung mức H (1) chu kì t1 = ln2 (R1 + R2).C + Thời gian xung mức L (0) chu kì t2 = ln2.R2.C Trên là cơng thức tổng quat 555 Ví dụ: để tạo xung dao động là f = 1.5Hz Đầu tiên ta chọn hai gia trị đặc trưng là R1 và C2 sau ta tính R1 Theo cach tính toan ta chọn : C = 10nF, R1 =33k > R2 = 33k 3-2 Bô hợp kênh- IC 74151 74151 IC hợp kênh ( Muxtiplexer )  Như thấy IC bao gồm chân chức sau: + D0(4), D1(3),……D7(12) chân liệu ngõ vào + S( chân ) : chân Enable, tích cực mức thấp + Y( ), W( ) : ngõ ra, Y = Dx ; W = /Dx ( với Dx ngõ vào được chọn nối với ngõ ) + A( 11 ), B( 10 ), C( ) : Các chân chọn Dx nối với Y,W Với bảng chân trị sau: Inputs L :Mức thấp outputs H :Mức cao Select S Y W C X B X A X H L H L L L L D0 /D0 L L H L D1 /D1 L H L L D2 /D2 L H H L D3 /D3 H L L L D4 /D4 H L H L D5 /D5 Chỉ cần cho S xuống mức thấp đầu được nối với đầu vào liệu phụ thuộc vào thơng số chân Select ( A, B, C) Ví dụ : Tôi muốn đọc liệu CTHT được nối với chân D4 cần cho : A=L, B=L C=H Chân W chân lấy bù liệu đầu vào H H L L D6 /D6 được chon Thay dùng chân Y đưa liệu vào H H H L D7 /D CPU ta dùng chân này, tuỳ theo cách mắc đầu CTHT ( dùng chân bạn nên mắc đầu lên VCC ) Cũng tăng số CTHT lên gấp đôi thêm Bit CPU theo sơ đồ Bây có chân Select A, B, C, D A bit thấp D bit cao nhất, tương ứng với cách chọn sau : Outputs Inputs D L C L B L A L Y( số CON16) L L L H … … … … … H H H H 16 3-3 Bô phân kênh – IC 74138 1.Chức năng: Đây giải mã 3bit thành đường loại vi mạch hay mạch có 3ngõ vào ngõ ra, được gọi mạch giải mã nhị phân sang octal (binary to octal decoder) , với ngõ tích cực mức 1,74LS138 có cơng dụng dịch bit logic từtrên xuống từ lên theo mã BCD Nó hay được dùng để hỡ trợ quét có bảng thật sau sđ nguyên lý: ĐIỀU KHIỂN LỐI VÀO G1 1 1 1 1 X X A 1 1 X X X G2A 0 0 0 0 X X G2B 0 0 0 0 X X B 0 1 0 1 X X X LỐI RA C 0 0 1 1 X X X Y0 1 1 1 1 1 Y1 1 1 1 1 1 Y2 1 1 1 1 1 Y3 1 1 1 1 1 Y4 1 1 1 1 1 Y5 1 1 1 1 1 Y6 1 1 1 1 1 Y7 1 1 1 1 1 2.Chức chân IC74LS138 nguyên lý hoạt động:  74138 Bộ giải mã/ Bộ phân đa kênh-8 được tạo dựng với q trình điơt hàng rào sức mạnh Schottky thấp Bộ giải mã chấp nhận ba đầu vào có trọng số nhị phân ( A0, A1, A2) Và cho phép Cung cấp tám đầu Thấp tích cực loại trừ lẫn (O0_ O7) Những đặc tính 74138 cho phép nhập vào, hai đầu tích cực thấp ( E1, E2) đầu (E3) tích cực cao Tất đầu cao trừ phi E1 E2 thấp E3 cao  G1: chân điều khiển đuợc dùng làm đường vào liệu (ln mức 1) G2A, G2B: hai tín hiệu điều khiển có chức cho phép liệu thông hay không thông ( cho phép thông G2A, G2B đồng thời mức tích cực thấp tức mức 0)Các số từ 0, 1, 2, …, kênh tương ứng với tổ hợp bít nhị phân lối vào điều khiển chọn kênh A, B, C IV Sơ Đờ Mạch Hồn Chỉnh 1 0 1 U6 R2 100 NOT U1 15 14 13 12 U2:A CKA CKB Q0 Q1 Q2 Q3 MR 11 10 U3 X0 X1 X2 X3 X4 X5 X6 X7 Y Y SRG8 R C1/-> & A B C 10 11 12 13 E 10 74HC151 11 R1 OR_3 U7 74390 U5 1D 12 100 13 D0 D1 D2 D3 D4 D5 D6 D7 EVEN ODD EI OI 74180 74LS164 U8 D1 NOR_3 U4:A LED-GREEN TÍN HIEU VÀO CĨ SƠ' LIÊN TIÊP U9 4077 AND D2 LED-GREEN DÃY TÍN HIEU VÀO LE ... mạch dãy Logic sử dụng để kiểm tra tính chẵn lẻ dãy liệu nhị phân liên tục đưa đến đầu vào Nếu số chữ số nhận là lẻ mạch đưa tín hiệu là Z = và LED hiên thị sang Nếu hai chữ số liên tiếp... thấp đầu được nối với đầu vào liệu phụ thuộc vào thông số chân Select ( A, B, C) Ví dụ : Tơi muốn đọc liệu CTHT được nối với chân D4 cần cho : A=L, B=L C=H Chân W chân lấy bù liệu đầu vào H... kênh ( chuyển từ nối tiếp sang song song) Hiên Thị Nếu số chữ số là lẻ LED sang Kiểm tra tính chẵn lẻ IC 74138 III Thiết kế cụ thể khối 3-1 Khối tạo xung clock chuẩn IC 555 IC 555 1.Thông số
- Xem thêm -

Xem thêm: Thiết kế mạch dãy logic kiểm tra tính chẵn lẻ của một dãy dữ liệu nhị phân liên tục được đưa đến đầu vào, Thiết kế mạch dãy logic kiểm tra tính chẵn lẻ của một dãy dữ liệu nhị phân liên tục được đưa đến đầu vào

Từ khóa liên quan

Gợi ý tài liệu liên quan cho bạn