Đang tải... (xem toàn văn)
Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Để vi điều khiển làm việc được cần có một hệ thống kết nối giữa bộ vi xử lý với các thiết bị ngoại vi như bàn phím, LCD, Led… Họ vi điều khiển mà bộ giao tiếp chọn làm thành phần trung tâm là họ 8051, vì những lí do sau đây: + Họ 8051 là họ vi điều khiển phổ biến nhất hiện nay, được sử dụng rất rộng rãi trong các ứng dụng công nghiệp cũng như trong việc chế tạo các sản phẩm dân dụng. + Họ 8051 đã và đang là môn học được nằm trong chương trình đào tạo của các trường trung học, cao đẳng và đại học trong cả nước, đây còn là một đối tượng cụ thể cho sinh viên khi bắt đầu nhập môn vi điều khiển. Vì vậy, việc chọn họ 8051 làm thành phần trung tâm của bộ
Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Chương GIAO TIẾP VỚI NGOẠI VI Để vi điều khiển làm việc cần có hệ thống kết nối vi xử lý với thiết bị ngoại vi bàn phím, LCD, Led… Họ vi điều khiển mà giao tiếp chọn làm thành phần trung tâm họ 8051, lí sau đây: + Họ 8051 họ vi điều khiển phổ biến nay, sử dụng rộng rãi ứng dụng công nghiệp việc chế tạo sản phẩm dân dụng + Họ 8051 môn học nằm chương trình đào tạo trường trung học, cao đẳng đại học nước, đối tượng cụ thể cho sinh viên bắt đầu nhập mơn vi điều khiển Vì vậy, việc chọn họ 8051 làm thành phần trung tâm KIT phù hợp với chương trình đào tạo điều kiện học tập sinh viên Vì lí trên, xuất phát từ mục đích, yêu cầu môn học, thiết kế giao tiếp vi điều khiển phục vụ mục đích đào tạo môn học này, ta lựa chọn phương án sử dụng chip vi điều khiển 89C52 hãng ATMEL để làm thành phần trung tâm giao tiếp, với thành phần nhớ ROM, RAM bên ngoại thiết bị ngoại vi phong phú Chip vi điều khiển AT89C52 vi điều khiển thuộc họ 8051, có tất đặc trưng họ Ngồi cịn có thêm định thời Timer nguồn ngắt so với 8051 4.1 XÂY DỰNG SƠ ĐỒ KHỐI VỚI KIT GIAO TIẾP Sau ta xây dựng sơ đồ khối KIT vi điều khiển sau: Hình 4.1: Sơ đồ khối giao tiếp củ 8051 Trong sơ đồ khối KIT trên, chức khối sau: Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý - Khối CPU : Đây khối trung tâm hệ thống Nó bao gồm chip vi điều khiển AT89C52, EEPROM, RAM, cổng giao tiếp mở rộng, mạch chốt, giải mã địa Khối làm nhiệm vụ trung tâm điều hành hoạt động KIT - Khối PC : Đây khối giao tiếp hệ vi điều khiển KIT máy tính PC giúp cho người sử dụng phát triển ứng dụng KIT từ máy tính Người sử dụng dùng PC để nạp chương trình ứng dụng cho KIT Ngồi PC cịn cho phép người sử dụng nạp chương trình điều hành người sử dụng viết cho KIT thay đổi chương trình điều hành có KIT Chương trình điều hành phải nạp từ mạch nạp cố định KIT Chương trình ứng dụng người sử dụng nạp cho KIT từ máy tính thơng qua phần mềm nạp kèm theo KIT - Bàn phím: Đây khối thiết bị đầu vào giao tiếp vi điều khiển người sử dụng Bàn phím cho phép người sử dụng sử dụng để điều khiển hoạt động KIT theo hướng dẫn hình LCD như: Chạy chương trình bước (nút STEP) Xem, sửa đổi ghi (R0-R7), ghi đặc biệt (SFR), PORT (P0,P1,P2, P3), ô nhớ RAM Chuyển đổi qua lại kiểu hiển thị liệu nhị phân, hexa hay thập phân - Khối LCD: hình tinh thể lỏng với kích thước lớn 24x8 kí tự giúp ta quan sát dễ dàng giá trị ghi (R0-R7), ghi đặc biệt (SFR) PORT (P0,P1,P2, P3), nhớ RAM Ngồi hình cịn có hướng dẫn người sử dụng, chức phím tùy theo ngữ cảnh LCD tạo tiện lợi, thân thiện cho người sử dụng làm quen thí nghiệm KIT - Khối A/D : Có chức chuyển đổi tín hiệu điện áp tương tự – 5V thành tín hiệu số bit để đưa vào vi điều khiển xử lí Tín hiệu vào 0-5V đưa từ bên ngồi thơng qua DIP-SWITCH (Dual Inline Pakage - SWITCH) để nối tín hiệu tương tự có sẵn kit nhờ chia áp biến trở vi chỉnh đặc biệt đầu cảm biến nhiệt độ LM35, tiến hành thí nghiệm đo nhiệt độ phòng - Khối D/A : Là khối cho phép chuyển đổi tín hiệu số bit thành tín hiệu tương tự – 10V đưa ngồi, hiển thị máy sóng - Khối vào/ra xung số - điều khiển động bước động chiều: Là khối vào/ra tín hiệu số, cho phép KIT nhận vào tín hiệu số bit, tín hiệu vào dạng xung nút ấn, tín hiệu vào dạng xung từ bên ngồi encoder, ngồi cịn có đầu Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý xung, có đệm tầng khuyếch điều khiển động bước động chiều Ngoài người sử dụng sử lựa chọn loại điện 5V 12V tùy theo loại động công tắc thay đổi nguồn cấp cho động mạch - LED : Là khối hiển thị LED thanh, dùng để hiển thị giá trị theo chương trình người sử dụng - Khối LED Matrix (8x8) : Là ma trận đèn LED gồm hàng x cột, điểm ma trận LED có đèn với màu xanh đỏ, điều khiển cho sáng lúc đèn ta màu cam 4.2 THIẾT KẾ MẠCH NGUYÊN LÝ 4.2.1 Chọn dung lượng nhớ thiết bị ngoại vi: Ta chọn thành phần nhớ KIT bao gồm: - 8K-byte parallel (song song) EEPROM – chip sử dụng AT28C64 - 32K-byte RAM – chip sử dụng HM62256 - chip 8255 mở rộng I/O để giao tiếp với thiết bị sau: LCD – 24x8 ký tự Bàn phím 5x4 LED đơn LED đoạn LED ma trận màu 8x8 Các chuyển đổi ADC, DAC Vào xung số, tầng khuyếch đại đệm để điều khiển động bước, động chiều 4.2.2 Giải mã địa chỉ: Ta xếp nhớ địa thiết bị ngoại vi giao tiếp với KIT bảng 4.1 sau: Bảng 4.1 Giải mã địa thiết bị ngoại vi Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Dựa vào bảng 4.1 ta có sơ đồ nhớ cụ thể bảng 4.2 sau: Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Nhìn vào cột có màu xám bảng 4.2 ta có cách phân cơng giải mã sau: Ta sử dụng chip giải mã chuyên dụng vi mạch 74HC138 để phục vụ việc giải mã địa cho chip nhớ chip mở rộng I/O 8255, đầu vào chip giải mã trình bày bảng sau: Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Đầu vào chọn chip CS (Chip Select) chip EEPROM, RAM, 8255 bảng sau: (*) Do yêu cầu thiết kế KIT, chip nhớ RAM EEPROM vừa phải có khả làm nhớ liệu nhớ chương trình nên chân OE (Output Enable) chip nhớ có logic sau /OE = /PSEN * /RD Để rõ ta tìm hiểu kỹ chức chân /PSEN EA ứng dụng mở rộng nhớ họ 8051 PSEN (Program Store Enable) có nghĩa cho phép cất chương trình Đây tín hiệu nối với chân OE nhớ chương trình ngồi Khi chân EA nối đất 8031/51 nạp mM lệnh từ nhớ ngồi thơng qua chân PSEN, nhớ ngồi đóng vai trị nhớ chương trình Ngồi nhớ ngồi làm chức nhớ liệu tín hiệu RD sử dụng để truy cập không gian liệu (dùng lệnh MOVX), nên RD nối đến OE chip nhớ Trong thiết kế phần mềm KIT đòi hỏi chức nhớ, vừa nhớ chương trình, vừa nhớ liệu chân OE chip nhớ phải có mức logic /OE = /PSEN * /RD 4.3 GIỚI THIỆU VỀ CÁC THÀNH PHẦN TRÊN CPU 4.3.1 IC AT89C52 Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Hình 4.2: Sơ đồ chức CPU Đây phần điều khiển trung tâm KIT, phận quan trọng Khối CPU gồm có chip vi điều khiển AT89C52, EEPROM, RAM, mạch chốt, giải mã địa Sơ đồ nguyên lý khối CPU hình Các linh kiện có khối : - Vi điều khiển AT89C52 Với thực tế thị trường nước ta nói chung ta chọn AT89C52 chip dễ dàng mua được, nhớ 8Kbyte vừa đủ cho chương trình MONITOR điều hành KIT AT89C52 có 8K Flash ROM làm nhớ chương trình, 256 byte RAM, 32 đường xuất nhập, định thời, cấu trúc ngắt mức ưu tiên nguồn ngắt, port nối tiếp song công (full duplex) Timer T2 89C52 làm việc Timer T0, T1 chế độ Reload lúc làm Timer 16 bit Vùng nhớ Flash ROM nạp xóa khoảng 1000 lần Vi điều khiển AT89C52 hỗ trợ tần số làm việc đến 24 MHz Có chế độ Power Down để tiết kiệm điện hệ thống nhiên trì nội dung RAM không cho mạch dao động cấp xung clock nhằm vơ hiệu hóa hoạt động khác cho chip có reset cứng Chế độ Idle hay gọi chế độ nghỉ dừng CPU Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý cho phép RAM, định thời/ đếm, port nối tiếp hệ thống ngắt tiếp tục hoạt động 4.3.2 Mạch chốt tín hiệu/ giải mã Chốt 74HC573 mạch chốt tín hiệu tốc độ cao chế tạo theo công nghệ CMOS Các đặc điểm vi mạch : Tốc độ truyền tín hiệu từ đầu vào sang đầu có 18 ns Phạm vi điện áp hoạt động : – V Dòng điện đầu v_o : lớn A Hình 4.3: Sơ đồ lắp ráp Chốt 74HC573 giải mã 74HC138 Hoạt động : Khi chân /LE mức cao, đầu Q phụ thuộc v_o đầu v_o D Khi chân /LE mức thấp, tín hiệu đầu vào D giữ lại đầu chân /LE trở lại mức cao Khi chân /OE mức cao, tất đầu Q mức cao Mạch giải mã địa 74HC138 Đây vi mạch chế tạo theo công nghệ CMOS Vi mạch dùng để giải mã địa hệ thống có nhiều linh kiện cần định địa ghép nối Nó vi mạch phổ biến mạch vi điều khiển Các chân đầu đảo Yk phụ thuộc vào chân tín hiệu đầu vào A, B, C Tuy nhiên tín hiệu địa chỉ giải mã chân G1(E3) mức High, chân /G2A(/E1), /G2B(/E2) mức Low Bảng 4.4.chức vi mạch sau: Giải mã địa 74138: Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Do 8051 thiết kế cần quản lý nhiều thiết bị ngoại vi, nhiều ô nhớ, muốn làm việc người ta phải cung cấp cho ô nhớ thiết bị ngoại vi tầm địa cho thiết bị Vì cần có mạch giải mã địa mạch điện Người ta thường dùng IC giải mã 74HC138 với ngõ nối tới ngõ vào chọn chip (CS\) IC nhớ Sau sơ đồ chân, bảng thật đặc điểm 74138: INPUTS ENABLE SELECT G1 G2 C B A x H x x x L x x x x H L L L L H L L L H H L L H L H L L H H H L H L L H L H L H H L H H L H L H H H OUTPUTS Y0 H H L H H H H H H H Y1 H H H L H H H H H H Y2 H H H H L H H H H H Y3 H H H H H L H H H H Y4 H H H H H H L H H H Y5 H H H H H H H L H H Y6 H H H H H H H H L H Y7 H H H H H H H H H L sơ lược chân: - Ngõ vào A,B,C chân ngõ vào số nhị phân bit C bit có trọng số lớn nhất, A bit có trọng số nhỏ - Các chân ngõ ra: Yo → Y7, tích cực mức thấp - Các chân điều khiển: G1,G2A, G2B IC hoạt động giải mã chân điều khiển đồng thời tích cực G1 tích cực mức cao; G2A\ G2B\ tích cực mức thấp Khi chân khơng tích cực ngõ từ Yo → Y7 mức cao Giải đa hợp đường liệu đường địa 74HC373: Khi dùng nhớ ngoài, port khơng cịn port IO túy Nó kết hợp bus địa bus liệu nên dùng tín hiệu ALE IC chốt để chốt byte thấp bus địa bắt đầu chu kỳ nhớ Port2 cho byte cao bus địa Ơ chúng em dùng IC chốt 74373 Sơ đồ chân, đặc điểm bảng trạng thái 74373 Hình 4.4: Sơ đồ giải đa hợp 74HC373 Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi 10 Giáo trình vi xử lý Bảng trạng thái: Output Control (OC) L L L H Enable G D OUTPUT H H L x H L x x H L Q0 HI-Z Đặc điểm _ 74LS373 gồm D-FF có ngõ trạng thái điều khiển chốt xuất liệu chân G OC Trong ứng dụng chân G nối với chân ALE 8051, chân OC nối mass _ IC chốt bit _ Các đệm ngõ trạng thái _ Tín hiệu điều khiển ngõ trạng thái chung Xếp chồng vùng nhớ chương trình liệu bên ngồi: Vì nhớ chương trình Rom nên xảy vấn đề bất tiện phát triển phần mềm cho 8051 tổ chức nhớ để sửa đổi chương trình ghi trở lại chứa nhớ Rom Cách giải xếp chồng vùng liệu chương trình Một nhớ Ram chứa chương trình liệu cách nối đường OE\ Ram đến ngõ cổng AND có ngõ vào PSEN\ RD\ Sơ đồ mạch hình sau cho phép nhớ Ram có chức vừa nhớ chương trình vừa nhớ liệu Vậy chương trình tải vào Ram (bằng cách ghi nhớ liệu) thi hành chương trình (bằng cách truy xuất nhớ chương trình) 4.3.3 Bộ nhớ RAM 32K 62256 4.3.3.1 Vi mạch 62256 dùng làm nhớ liệu cho vi điều khiển - A0 A14 : l_ 15 bit dùng để xác định địa vùng nhớ RAM - /OE : Output Enable, cho phép đọc liệu từ RAM Data Bus - /WE : Write Enable, cho phép ghi liệu vào RAM - CS1, CS2 : Dùng để chọn chip - D0 D7 : l_ chân nối v_o Data Bus hệ thống Canquynhon.blogtiengviet.net Đại học Quy Nhơn ... thiết bị ngoại vi giao tiếp với KIT bảng 4. 1 sau: Bảng 4. 1 Giải mã địa thiết bị ngoại vi Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý. .. Bảng 4. 4.chức vi mạch sau: Giải mã địa 741 38: Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi Giáo trình vi xử lý Do 8051 thiết kế cần quản lý nhiều thiết bị ngoại. .. 743 73 Sơ đồ chân, đặc điểm bảng trạng thái 743 73 Hình 4. 4: Sơ đồ giải đa hợp 74HC373 Canquynhon.blogtiengviet.net Đại học Quy Nhơn Chương 4: Thiết kế giao tiếp ngoại vi 10 Giáo trình vi xử lý