Đang tải... (xem toàn văn)
Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của kích thích ở lối vào và trạng thái hiện tại của mạch Mạch tuần tự thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock S=0, R=0 Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là điều kiện không mong muốn vì đã quy ước Q và Q\ có trạng thái logic ngược nhau. Vì vậy trạng thái này không được sử dụng còn gọi là trạng thái cấm.
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ KHÁI NIỆM CHUNG !"#$ #%&'()%*+,- , ./012$ 034.,52 *&&6#, . 2$ !"78 949:;41<"9= *>2&50#* Mạch chốt RS (Basic RS NAND latch) Input Output S R Q 0 1 1 0 1 0 0 1 1 1 Không đổi 0 0 Cấm Mạch chốt RS cấu tạo bởi cổng NAND có hồi tiếp chéo. S: SET (đặt) R: Reset (Đặt lại) CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NAND Q Mạch chốt RS (Basic RS NAND latch) Input Output S R Q 0 1 1 0 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Q S = 0, R = 1 Do S = 0 nên Q = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 1 và = 0 Q <?@A@B# 0 C0 ? D E F F E CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Q S = 1 và R = 0 Do R = 0 nên Q\ = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 0 và Q\ = 1 Giải thích bảng hoạt động ?G<?@A@B#H 0 C0 ? D DI E E 9J CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ S= 1 R=1 xét đến trạng thái trước đó: Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q\ = Qo\ = 1 Giả sử trước đó Qo = 1, Qo đảo = 0 KL Q = Qo = 1, Q\ = Qo\ = 0 Vì vậy khi S=1 R=1 trạng thái ra không thay đổi. Giải thích bảng hoạt động <?@A@B# 0 C0 ? D DI F F '$ CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ S=0, R=0 Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là điều kiện không mong muốn vì đã quy ước Q và Q\ có trạng thái logic ngược nhau. Vì vậy trạng thái này không được sử dụng còn gọi là trạng thái cấm. Giải thích bảng hoạt động <?@C?# Input Output S R Q Q\ 0 1 0 1 1 0 1 0 1 1 Cấm 0 0 Không đổi ?' ;6J @C?%:/0MN CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ OPQ@R@C? <?@C?# CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ R&; 94 Input Output S R Q Q\ 0 1 0 1 1 0 1 0 1 1 Cấm 0 0 Không đổi Nguyên lí hoạt động cũng tương tự chốt 2 cổng NAND, nhưng RS tác động mức cao Ứng dụng chốt RS làm mạch chống dội CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt chuyển mạch điện tử. Mạch chốt có thể được dùng để chống dội nhưsau: @S,*T 94UV '0*W X>JN Y#0KZ#0?G#*1T?@A@B#H J@A@B97[9=*>;6V #*G9::H)/WX\X ]G#*0#<1HN ^#*_T <% 0 C0 ? E F E F E E E F E F E F F E E E '$ F ^ ^ S,R ko ảnh hưởng trạng thái ra 1+n Q 1+n Q nn QQ = +1 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ 94 _, . `E_, .*//0 . dụng chốt RS làm mạch chống dội CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt chuyển mạch điện tử. Mạch chốt có. CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ n Q n Q 1+n Q CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Ví dụ:
